Элемент И-НЕ с использованием диодов и транзисторов Шоттки

Быстродействие логических элементов транзисторнотранзисторной логики определяется инерционными свойствами биполярных транзисторов. Одной из основных причин инерционности ключей на биполярных транзисторах является накопленный в базе заряд неосновных носителей в режиме насыщения транзистора. На рассасывание заряда при выключении транзистора требуется время. Для устранения указанного недостатка вместо обычных диодов и биполярных транзисторов используются диоды и транзисторы Шоттки. На рис. 9.17, б приведена схема логического элемента на диодах и транзисторах Шоттки, которая является аналогом схемы на рис. 9.17, а. Большинство серий современных микросхем транзисторно-транзисторной логики изготавливается на основе диодов и транзисторов Шоттки. Они образуют самостоятельный класс микросхем транзисторно-транзисторной логики Шоттки (ТТЛШ).

Элемент И-НЕ с открытым коллектором. Рассмотренные выше логические элементы со сложным инвертором не допускают параллельного соединения выходов. Если при параллельном соединении выходов двух инверторов (рис. 9.18) элемент И-НЕ 1 нахо;

Рис. 9.18. Схема параллельного соединения выходов двух ЛЭ со сложным инвертором

дится в состоянии логического нуля (У, = 0), а элемент И-НЕ 2 — в состоянии логической единицы (У₂ = 1), то по цепи +? —* -*?

—? УТ._Л —?? УТ₂ общая точка протекает ток. Так как ограничительное сопротивление Я₂ имеет небольшое значение, длительное протекание тока может привести к выходу из строя одного из полупроводниковых приборов этой цепи. Увеличение сопротивления снижает выходной ток элемента в состоянии логической единицы и его быстродействие.

Схемные особенности элементов. Логические элементы с открытым коллектором имеют один выходной транзистор, коллектор которого образует выход элемента (рис. 9.19, а). Работоспособность элемента обеспечивается с помощью внешнего резистора Д_н, включенного между коллектором и полюсом источника питания. Если через базовую цепь транзистора протекает ток, транзистор УТ._} открыт и на его коллекторе устанавливается низкий уровень напряжения, соответствующий логическому нулю. При отсутствии базового тока транзистор УТ₂ закрыт и на его коллекторе устанавливается высокий уровень напряжения, соответствующий логической единице. Выходные транзисторы изготавливаются на разные токи и допустимые напряжения. Поэтому в качестве источника питания может быть использован автономный источник +?_ок (см. рис. 9.19, а) с напряжением питания, равным +15, +30, +35 В и др.

Рис. 9.19. Схема ЛЭ с открытым коллектором (а) и условное графическое обозначение элемента (б); пример применения ЛЭ (в) В обозначении элементов с открытым коллектором после символа функции ставится ромб с черточкой внизу (рис. 9.19, б).

Применение элементов. Одним из наиболее важных свойств логических элементов с открытым коллектором является возможность реализации с их помощью операций монтажной логики. На рис. 9.19, в изображена схема, составленная из трех логических элементов. Каждый логический элемент на схеме представлен конъюнктором (выделенным на рис. 9.19, а пунктирным прямоугольником), выполняющим логическое умножение входных переменных, и транзистором с открытым коллектором. Коллекторы транзисторов соединены друг с другом и через резистор /?_н подключены к источнику питания +?_(Ж. Выходной сигнал У составного элемента принимает:

• • значение, равное логической единице (У = 1), если на входе монтажного соединения сигналы у_[у у₂ и у₃ равны 1, или все транзисторы находятся в закрытом состоянии;
• • значение, равное логическому нулю (У = 0), если хотя бы один из сигналов г/, у_2У у₃ равен 0, или в открытом состоянии находится хотя бы один транзистор.

Таким образом, для сигналов, поступающих на вход монтажного соединения, выполняется операция логического умножения И, которая называется «монтажное И». На выходе составного элемента формируется сигнал.

С помощью монтажного соединения можно также реализовать операцию «монтажного ИЛИ». В результате монтажного соединения выходов двух логических элементов 2И-ИЛИ-НЕ (рис. 9.20) формируется логическая функция.

Из приведенного выражения следует, что составной элемент на рис. 9.20 выполняет операцию 4И-ИЛИ-НЕ, т. е. реализует расширение, но ИЛИ для входных сигналов.

Рис. 9.20. Схема монтажного соединения двух ЛЭ 2И-ИЛИ-НЕ с открытым коллектором.

Логические элементы с тремя состояниями выхода. Такие элементы помимо состояний логического нуля и единицы имеют третье состояние, при котором элемент оказывается отключенным от внешней цепи, так как его выходной ток практически равен нулю. Состояние с высокоомным выходным сопротивлением логического элемента называют Z-состоянием. На рис. 9.21, а приведена схема, в которой перевод логического элемента в Z-состояние осуществляется с помощью управляемого транзистора VTZ, коллектор которого подключен к коллектору VT, и базе выходного транзистора VT₂ (точка 1). При подаче на управляющий вход логического элемента разрешающего сигнала ОЕ = 0 (от англ, out enable — разрешение.

Рис. 9.21. Схемы ЛЭ с диодной (а) и транзисторной (б) реализацией высокоомного Z-состояния и условные графические обозначения элементов (в — д).

выхода) транзистор VTZ находится в выключенном состоянии и не влияет на его работу. Если же на управляющий вход подать сигнал ОЕ = 1, то транзистор VTZ перейдет в режим насыщения и его сопротивление будет близким к нулю. Независимо от предшествующего состояния логического элемента транзисторы VT, VT₂, а следовательно, и VT₃ запираются, и логический элемент переходит в Z-состояние.

В схеме, изображенной на рис. 9.21, б, управление логическим элементом осуществляется с помощью полупроводникового диода, подключенного к той же точке 1. При этом логический элемент выполняет операцию НЕ, когда разрешающий сигнал ОЕ = 1, и переходит в Z-состояние при подаче сигнала ЕО = 0. Условные графические обозначения ЛЭ приведены на рис. 9.21, в — д.

Эмиттерно-связанная логика. Переключатель тока. Рассмотрим схему (выделенную на рис. 9.22 пунктиром) дифференциального каскада с резистором R₃ в эмиттерных цепях транзисторов VT, VT₀. Название логики обусловлено тем, что эмиттеры транзисторов соединены (связаны) друг с другом. Предположим, что R₃ R_K и через R₃ протекает ток I = const, к базе транзистора VTприкладывается опорное напряжение Е_оп = const, а к базе VT₀ — напряжение U_B = var.

Если в начальном состоянии схемы при U_B = Е_оп оба транзистора открыты и через них протекает ток ½, то изменение напряжения на базе U_B = E_on + AU приведет к перераспределению токов, в результате чего один из транзисторов закроется, а через другой будет протекать ток /. Это связано с тем, что поступающее на базу VT₀

Рис. 9.22. Схема, иллюстрирующая принципы построения логических элементов эмиттерно-связанной логики.

приращение напряжения А11 передается в эмиттер (как в схеме эмиттерного повторителя) и оказывает на ток транзистора УТ, по сравнению с УТ_{), противоположное действие. Например, при АН > 0 ток через УТ₀ увеличивается, разность потенциалов между базой и эмиттером УТ уменьшается, следовательно, уменьшается и ток через УТ.

Для полного запирания и отпирания транзисторов достаточное значение приращения ДII ~ 0,1 В. Напряжение на коллекторе открытого транзистора можно считать равным и_к = Е_к — /?_к/, если не учитывать базовые токи. Его значение не должно быть меньше значения напряжения на базе, чтобы коллекторный переход был закрыт и транзистор не входил в режим насыщения. Обычно путем выбора Р_к напряжение на коллекторе открытого транзистора УТ₀ устанавливают равным напряжению отпирания на базе, т. е. 11_к о_Т1ф = 11_{п отп} = Е_пп + Д и. Для поддержания постоянства тока / через резистор Я_э напряжение и_э на эмиттерах транзисторов должно быть значительно больше 2Д{/. Схему на рис. 9.22, в которой заданный ток / протекает через УТ₀ или УТ в зависимости от напряжения на базе УТ₀ при фиксированном напряжении Е на базе УТ, называют переключателем тока. Переключатель тока в эмиттерно-связанной логике выполняет функции инвертора.

При непосредственном соединении переключателей тока без дополнительных мер их нормальное функционирование невозможно по следующим причинам. При подаче на базу транзистора УТ₍₎ напряжения II_{Б ()Т||} = Е_оп + АН, соответствующего логическому уровню Х₀ = 1, УТ₀ перейдет в открытое состояние. Напряжение 11_к от_К[) на коллекторе отрытого транзистора УТ₀ должно зафиксировать выходной сигнал с логическим уровнем У = 0, однако его значение выбрано равным напряжению 11_{п птп} на базе, т. е. логические нуль и единица кодируются одинаковыми значениями напряжений. Кроме того, напряжение (/_Кот]ф = Е_ш + АII на коллекторе отрытого транзистора УТ₀ превышает напряжение запирания 11_{ъ зап} = = Е_оп — АЙ на базе транзистора следующего переключателя тока, и он будет находиться в открытом состоянии. Если учесть, что на вход следующего переключателя подается сигнал У = 0, то нагрузочный транзистор следующего переключателя тока должен быть заперт, фиксируя уровень логической единицы. Однако этого не происходит.

Указанные недостатки устраняются включением эмиттерного повторителя на транзисторе УГ₂ на выходе переключателя тока (см. рис. 9.22). В этом случае на переходе база — эмиттер транзистора У7!_; создается дополнительное падение напряжения и_БЭ ~ 0,7 В > 2Д[/. Благодаря уменьшению уровня выходного сигнала:

• • восстанавливается кодировка логических сигналов (Х₀ и У);
• • нагрузочный транзистор следующего переключателя тока будет надежно заперт.

В закрытом состоянии транзистора УТ₀ напряжение на его коллекторе близко к напряжению источника питания Е> поэтому проблемы отпирания транзистора следующего переключателя тока не существует.

Логические элементы. При построении интегрального логического элемента эмиттерно-связанной логики в левое плечо переключателя тока дополнительно включают один (УГ, на рис. 9.22) или несколько транзисторов, а для расширения функциональных возможностей используют эмиттерный повторитель на транзисторе УТ₃.

Если к обоим входам логического элемента подведено напряжение низкого уровня (X, = Х₀ = 0), то транзисторы УТ_Х, УТ₀ закрыты и на выходе У_х формируется напряжение высокого уровня, т. е. У_х = 1. Если же на один из входов или на оба входа логического элемента подать напряжение высокого уровня (Х_{ = 0, Х₀ = 1, или Х_{ = 1, Х₀ = 0, или Х_{ = Х_{) = 1), то через /?_к в коллекторной цени УТ₀, УТ_Х будет протекать ток. В этом случае потенциал базы УТ₂ понизится и на выходе У_х зафиксируется низкий уровень напряжения (У_х = 0). Таким образом, логический элемент по выходу У, выполняет операцию ИЛИ-НЕ. Так как напряжения на коллекторах транзисторов УГ_Р У7'₀ находятся в противофазе по отношению к напряжению на коллекторе УТ_} то по выходу У₂ выполняется операция ИЛИ.

Следует отметить, что для уменьшения влияния помех на величины уровней и°, и^] в интегральных схемах ЛЭ эмиттерно-связанной логики заземляется положительный полюс источника питания, а не отрицательный. На рис. 9.23 приведен один из базовых вариантов такого ЛЭ. Источник опорного напряжения выполнен на транзисторе УТ₂, диодах УО, У0₂ и резисторах /?₂, /?₃, /?₄. Диоды УО_р У0₇ выполняют функцию стабилизации напряжения.

Элементы эмиттерно-связанной логики обладают наибольшим быстродействием, так как транзисторы переключателя тока не входят в режим насыщения.

Рис. 9.23. Схема базового элемента эмиттерно-евязанной логики.

Логические элементы на однотипных МОП-транзисторах. Инвертор. Наиболее широкое применение находят элементы на и-канальных МОП-транзисторах, которые по своим порогам и уровням совместимы с элементами транзисторно-транзисторной логики. Основой для построения ЛЭ служит инвертор (рис. 9.24, а). Транзистор УТ_Н, затвор которого соединен с плюсом источника питания Е, выполняет функцию нелинейной нагрузки для переключающего транзистора УТ. При низком (близком к 0) уровне входного напряжения II⁰ на затворе транзистор УТзакрыт, напряжение на его стоке соответствует уровню логической единицы (С/¹ ~ Е). При подаче на затвор УТ положительного напряжения ?7', превышающего напряжение отсечки ([/_отс = 0,5 -5- 1 В), транзистор УТ отпирается и напряжение на его стоке понижается до уровня логического нуля (0° = 0,05-И), 15 В). Малое значение остаточного напряжения на транзисторе УТ достигается благодаря меньшей ширине канала нагрузочного транзистора УТ_и. При соединении инверторов в последовательную цепь работа каждого из них не нарушится, так как затворные цепи МОП-транзисторов практически не потребляют тока.

Рис. 9.24. Логические элементы на однотипных МОП-транзисторах: инвертор НЕ (а), элементы ИЛИ-НЕ (б) и И-НЕ (в).

Логические элементы ИЛИ-11Е и И-НЕ. На рис. 9.24, 6, в приведены типовые варианты двухвходовых логических элементов, построенных на основе инвертора.

Элемент на рис. 9.24, 6 выполняет операцию логического сложения с инверсией, так как работает в соответствии с формулой.

У = X, V Х₀. Действительно, при X, = Х₀ = 0 оба транзистора закрыты, поэтому У = 1, при других комбинациях входных сигналов У = 0.

В схеме на рис. 9.24, в переключающие транзисторы соединены последовательно. Поэтому протекание тока в цепи, а значит, низкий логический уровень (К = 0) выходного сигнала возможны только при отпирании УГ_{, УГ₀, т. е. при Х_х = Х₀ = 1. Следовательно, данный элемент выполняет операцию И-ПЕ.

Быстродействие ЛЭ на МОП-транзисторах ограничивается сравнительно большими входными емкостями (затвор — исток). Повышение быстродействия требует увеличения рабочих токов, а следовательно, удельной крутизны, ширины канала и площади, занимаемой транзисторами. По этой причине интегральные элементы МОП-транзисторной логики обладают меньшим быстродействием, чем элементы на биполярных структурах.

Логические элементы па КМОП-транзисторах. Инвертор. Схема инвертора, в которой используются комплементарные МОП-транзисторы с каналами п- и р-типа, изображена на рис. 9.25, а.

Если входное напряжение ?7° равно нулю, то переключающий «-канальный транзистор УТ заперт (напряжение затвор — исток равно 0), а нагрузочный /^-канальный транзистор УГ_Н открыт (напряжение затвор — исток равно -Е). Поэтому напряжение II' на выходе инвертора имеет высокий уровень, близкий к Е. При высоком уровне входного напряжения равном Е, «-канальный транзистор УТоткрыт, р-канальный транзистор УГ_п заперт, и выходное напряжение 0⁰ инвертора имеет низкий уровень, равный практически нулю.

Таким образом, важнейшей особенностью КМОП-транзисторной логики является то, что в обоих состояниях инвертора практи;

Рис. 9.25. Логические элементы на КМОП-транзисторах: инвертор НЕ (а), элементы ИЛИ-НЕ (б) и И-НЕ (в).

чески отсутствует потребление мощности благодаря весьма малому току закрытых транзисторов. Близкое к нулю выходное напряжение инвертора позволяет снизить напряжение питания Е примерно до 2! У_отс, где ?7_отс — напряжение отсечки транзистора. В связи с тем что заряд выходной емкости инвертора происходит через открытый нагрузочный транзистор, работающий в режиме насыщения, повышается быстродействие. Указанные факторы определяют достоинства элементов КМОП-транзисторной логики по сравнению с элементами на однотипных МОП-транзисторах.

Логические элементы ИЛИ-НЕ и И-НЕ. На рис. 9.25, б приведена типовая схема двухвходового логического элемента ИЛИ-НЕ, а на рис. 9.25, в — элемента И-НЕ. Построение типовых схем базируется на следующих принципах:

• • транзисторы одного типа соединяются параллельно, другого типа — последовательно;
• • соединенные затворы комплементарных пар образуют входы логического элемента, а соединенные стоки обеих групп — его выход.

Выполняемая логическая операция определяется видом соединения транзисторов нижней группы. Изменение полярности питающего напряжения или тина транзисторов в группах (в конкретной схеме логического элемента) равносильно переходу от положительной логики к отрицательной. При этом, как уже упоминалось выше, изменяется выполняемая элементом функция ИЛИНЕ на И-НЕ и наоборот.