Преобразователи кодов. 
Электротехника и электроника

Обработку данных в цифровых устройствах выполняют, используя разные способы кодирования чисел, с применением широкой номенклатуры преобразователей кодов. Имеется множество способов аппаратного построения преобразователей (произвольные, каскадные, матричные) на различной элементной базе.

Повышения достоверности передачи информации в условиях помех достигают применением кодов, позволяющих выявлять и исправлять появляющиеся ошибки. Для передачи данных по линиям связи прямой двоичный код преобразуют в циклический, в котором два соседних двоичных числа отличаются только в одном разряде (рис. 13.9).

Рис. 13.9. Преобразователь двоичного кода в циклический.

В результате составления СДНФ и ее минимизации получается система уравнений.

Уо ⁼ (*o-*i)^v (*у = (х_х •х₂) v (х_{-х₂); у₂ = х_ъ которым соответствует структурная схема, содержащая два логических элемента «исключающее ИЛИ» и повторитель.

Классический синтез сложных преобразователей сопряжен с трудностями минимизации записанной на основе СДНФ логической функции. Универсальным является подход, основанный на построении преобразователей с двухкаскадной структурой:

• • дешифрация исходного n-разрядного кода в унитарный;
• • преобразование унитарного кода в требуемый т-разрядный.

Для преобразования двоичного кода в унитарный служит полный дешифратор (decoder — DC), в котором логическая единица создается только на одном из N= 2″ выходов (табл. 13.3).

В цифровых системах находят применение также неполные дешифраторы, выполняющие декодирование только отдельных комбинаций входных сигналов.

Таблица 133

Таблица преобразования двоичного кода в унитарный.

Рис. 13.10. Структура полного дешифратора (а) и его обозначение (б).

Логические уравнения для выходных переменных содержат произведения всех входных величин г/₀ = #0*1*2″ у = XqX^, г/г ⁼ = х^х%2,…, а структура дешифратора состоит из Дологических элементов И с гг входами каждый (рис. 13.10).

При таком построении для логических элементов, используемых в дешифраторе, требуется значительное число входов (большой коэффициент объединения по входу). Существенным ограничением разрядности дешифрируемого числа является большая нагрузочная способность (коэффициент разветвления по выходу N) элементов регистра, с которого число подается на дешифратор. Снижение требований к нагрузочной способности ЛЭ достигается построением дешифраторов со ступенчатой структурой. При этом п входных переменных разделяется на две подгруппы и дешифрация осуществляется с помощью двух дешифраторов (N/2): 1.

Благодаря регулярной структуре, обеспечивающей высокую плотность упаковки элементов, широкое распространение получили матричные дешифраторы, представляющие собой набор вертикальных и горизонтальных шин, соединенных диодами в соответствии с таблицей истинности (рис. 13.11).

Источник напряжения V с резисторами и диодными ключами образует схему совпадения И. Высокий потенциал на выходной шине у к имеет место только в случае, когда подключенные к ней диоды закрыты единичными сигналами на входных шинах. В интегральной технологии в качестве элементов схем совпадения исI i ол ьзуют транз и стор ы.

Рис. 13.11. Матричный дешифратор.

Конструктивно завершенные ИМ С дешифратора содержат вспомогательные узлы для управления его работой в составе вычислительных устройств: входы разрешения (Enable) и синхронизации, элементы преобразования входных кодов, образования парафазных входных сигналов и др.

Обратную дешифрации операцию выполняет шифратор (coder), в котором при подаче на один из входов единичного сигнала на выходе создается требуемый двоичный код (например, циклический) (табл. 13.4).

Таблица 13.4

Таблица образования циклического кода.

Записанным по таблице логическим формулам выходных сигналов у2 = Х_{4 V Х5 V Xq V Х-Jy У = Х2 VX3VX4V Х5, г/о ⁼ Х V х2 V х5 V х§ соответствует структурная схема, приведенная на рис. 13.12, а.}

В широко распространенных матричных преобразователях кодов дешифратор и шифратор выполняют в форме регулярного объединения элементов в матрицы. Структуру матричного шифратора можно реализовать на основе диодной матрицы элементов ИЛИ (рис. 13.12, б). Высокий потенциал на выходе появится, если хотя бы на одной выходной шине дешифратора, к которой подключен диод, будет высокий уровень напряжения, соответствующий единичному сигналу.