Биквадратное звено рекурсивного ЦФ на запоминающем устройстве

Основные соотношения. Такое звено описывается разностным уравнением.

Полагаем, что все отсчеты входного и выходного сигналов меньше единицы по абсолютной величине и представлены дополнительным у-разрядным кодом, включая знаковый разряд. Дополнительный код любого двоичного ./-разрядного числа (2 может быть записан в следующем виде:

где ()^{ 0/ — соответственно знаковый иу-й разряды дополнительного кода числа (Г Тогда дополнительный код выходного отсчета У_к (13.9) с учетом соотношения (13.10) запишется в виде.

Сгруппировав в выражении (13.11) члены с одинаковым разрядом, получим.

где.

Из равенства (13.13) следует, что Р является функцией пяти аргументов (Л₀, А_уу Л₂, В_{у В₂) и поэтому может принимать 32 различных значения, которые заранее рассчитываются (табл. 13.1) и заносятся в запоминающее устройство (ЗУ) в виде дополнительных 2у-разрядных кодов.

Состав и принцип работы фильтра. Схема устройства, реализующего алгоритм вычисления отсчета У_к по формулам (13.11), (13.12) с использованием табличных данных, приведена на рис. 13.13. Устройство содержит:

• • запоминающее устройство для хранения 32 значений функции Р в виде дополнительных 2/-разрядных кодов;
• • сумматор-вычитатель (СВ) 2/-разрядных операндов;
• • четыре /-разрядных последовательных регистра ЯС_А, ЯС₂, ЯС_Л, ЯС- и один /-разрядный параллельно-последовательный регистр ЯС_А для фиксации отсчетов входного и выходного сигналов и определения адреса ячейки ЗУ, где хранится значение функции Р;
• • один 2/-разрядный параллельно-последовательный регистр ЯС для параллельной записи результатов сложения-вычитания и их сдвига вправо с сохранением содержимого первого триггера регистра.

Выходы младших разрядов триггеров регистров /?(?, …, ЯС- подсоединены к адресному входу ЗУ, определяющему ячейку со значением функции Р. Регистры ЯС_А, ЯС₂, ЯС₃ образуют ^/-разрядный, а регистры ЯС_А, ЯС- — 2/-разрядные сдвигающие регистры.

Рис. 13.13. Схема биквадратного звена рекурсивного фильтра на запоминающем устройстве.

В исходном состоянии дополнительные коды отечетов Х_к, Х_к__{, Х_к__2У У_к__х, ?_к_2 зафиксированы на регистрах ЛС_{, …, регистр находится в нулевом состоянии.

На каждом такте содержимое регистров /?(?,…, ЯС₅ сдвигается вправо на один разряд, в результате чего определяются адреса ячеек запоминающего устройства и с его выходов последовательно считываются дополнительные коды функций Р* Р^{1 2},Р°.

В сумматоре-вычитателе на первом такте выполняется сложение Т⁷^^-1 + 0. Полученный результат заносится в регистр ЯС и сдвигается вправо (7⁷-⁷⁻¹ + 0) х 2 на один разряд.

На втором такте также выполняются сложение Т^{77 2} + Т^{77 1} х 2 и сдвиг (Т⁷-⁷⁻² + Р^~¹ X 2) X 2 и т. д. до (/ - 1)-го такта включительно.

На J-м такте с выхода ЗУ снимается дополнительный код функции 7⁷⁰, в сумматоре-вычитателе осуществляется вычитание (13.9) и в регистре /?С фиксируется окончательный результат. Этот результат переписывается в регистр ЯС_Л, и с выхода снимается во внешнюю цепь. В осуществляется сброс триггеров.

После ,/ тактов в регистрах …, ЯС₅ будут зафиксированы дополнительные коды отсчетов Х_к_,_х, Х_к, Х_к__ХУ У_к, ?_к__{.