Реализация модели Захарова на FPGA

FPGA (field-programmable gate array) — программируемые логические интегральные схемы. Логика обычных цифровых микросхем задается при изготовлении, в то время как логику ПЛИС можно запрограммировать. Их проектирование осуществляется на специальных языках описания аппаратуры, например Verilog и VHDL. ПЛИС состоят их набора так называемых логических блоков и матрицы программируемых соединений между ними. Различия между логическими блоками нет, один такой блок может быть настроен на реализацию любой логической функции и хранения одного бита данных в триггере. Матрица соединений может быть запрограммирована и позволяет соединять эти блоки в разные конфигурации. Программирование схемы достигается следующим образом. Вся схема ПЛИС «пронизана» ячейками конфигурационного ОЗУ. Каждая ячейка этого ОЗУ — это элемент, который может содержать либо `0' либо `1'. Блоки соединяются проводниками через ключи, к каждому из которых подключена одна ячейка конфигурационного ОЗУ. Если ячейка содержит 1, то ключ замкнут, и соединение есть, если 0, то ключ разомкнут, и соединения нет. Программирование логического блока на выполнение какой-либо функции производится также с помощью этого конфигурационного ОЗУ. Программирование ПЛИС заключается в процессе записи соответствующих значений в конфигурационную память кристалла. Оно может быть осуществлено просто загрузкой значений с компьютера через соответствующий разъем на плате. В итоге, с использованием ПЛИС можно создавать практически любые цифровые схемы. В ПЛИС можно реализовать многие алгоритмы обработки потоковых данных на аппаратном уровне. Такая схема будет специализированным вычислителем, способным обрабатывать данные только по одному алгоритмы, в отличие от процессора общего назначения. Но за счет того, что она создана для одного алгоритма, она будет работать максимально эффективно. ПЛИСы могут использоваться как сопроцессоры для универсиальных процессоров, выполняя наиболее сложные части алгоритмов.