Проектирование и разработка СнПК

В качестве примера рассмотрим системы, реализуемые на основе FPGA, проектирование которых осуществляется по технологии XST (Xilinx synthesis technology), разработанной компанией Xilinx [93].

Средства проектирования. Система автоматизированного проектирования (САПР) включает два пакета:

• • пакет ISE {integrated software environment), предназначенный для проведения синтеза, размещения на кристалле СФ-блоков, оценки временных параметров полученной системы, расчета энергопотребления и температурных режимов кристалла. Пакет представляет собой набор инструментов для разработки /7DL-моделей и их реализации в ПЛИС (программируемые логические интегральные схемы), работают под управлением единой пользовательской оболочки;
• • пакет НО К {embedded development kit), предназначенный для проектирования аппаратной части СнК и разработки прикладного программного обеспечения. Пакет представляет собой программные средства, которые работают под управлением интерактивной графической оболочки XPS {Xilinx platform studio). Оболочка содержит текстовый п графический редакторы, а также служебные программы для выполнения пользователем необходимых процедур разработки и отладки аппаратных средств СнК и ее программного обеспечения.

На начальном этапе проектирования СнК создается структура разрабатываемой системы в виде соединения готовых СФ-модулей из имеющегося в составе EDK комплекта и специализированных модулей, разрабатываемых пользователем для реализации необходимых функций. В составе EDK пользователю предоставляется широкий выбор СФ-модулей:

• • 32-разрядное процессорное ядро MicroBlaze;
• • контроллер прерываний, таймер-счетчик;
• • универсальный асинхронный приемо-передатчик HART,
• • контроллер синхронного интерфейса SPI;
• • контроллер Ethernet MAC-уровня, СФ-блоков, с полным перечнем которых можно ознакомиться в документации к среде EDK.

Разработка аппаратной части. Она включает следующие основные этапы.

1. Структурное описание аппаратной части проектируемой СнК. На этом этапе описываются входящие в систему процессорные ядра и периферийные устройства, конфигурация их взаимосвязей, используемые шинные интерфейсы, а также задаются некоторые параметры используемых модулей (приоритеты их запросов прерывания, диапазоны адресов и др.). Для внешних выводов СнК можно задать значения логических уровней выходных сигналов и ограничения на задержки распространения сигналов. Составленное описание автоматически транслируется в текстовый формат. Спецификация модулей аппаратной части СнК представляется в виде файлов формата МНЕ {microprocessor hardware specification).

• 2. Преобразование М#5-спецификации ChIIK в схему соединения элементарных логических блоков (логических примитивов). В результате формируется список соединений логических блоков (netlist) и представляется в виде файлов.
• 3. Схемотехническое описание проектируемой СнПК на уровне элементарных логических блоков. Это описание учитывает элементный состав конкретной ПЛИС, используемой для реализации СиК.
• 4. Размещение элементарных логических блоков. Результатом является описание системы, определяющее физическое расположение на кристалле ПЛИС используемых логических блоков и схему их взаимосвязей. При этом формируется также файл, который содержит полученные опенки временных параметров (задержек переключения, максимальной рабочей частоты).
• 5. Трассировка межсоединений логических блоков и буферных каскадов на кристалле ПЛИС. После этого проводится расчет временных параметров системы с учетом реально полученных значений длины межсоединений. При необходимости производится корректировка размещения и трассировки логических блоков на кристалле с целью сокращения длины межсоединений в критических цепях. Конечным результатом трассировки является новое описание, в котором представлена реальная топология межсоединений модулей на кристалле ПЛИС.
• 6. Расчет энергопотребления и определение температурных режимов для используемых в ПЛИС модулей.
• 7. Соединение внешних входов и выходов логических блоков, используемых в СнК, с физическими выводами ПЛИС. В результате получается окончательное описание проектируемой системы.
• 8. Создание файла конфигурации для реализации готового варианта СнК на данном типе ПЛИС. Файл конфигурации с помощью программатора XilinxParallel Cable III (IV) вводится в конфигурационную память ПЛИС, обеспечивая реализацию разработанного варианта размещения и трассировки логических блоков и буферных каскадов, выполняющих заданные функции СнК.

Разработка программного обеспечения СнПК. Она осуществляется с помощью графической оболочки XPS с использованием средств, входящих в состав пакета EDK. При этом выполняется следующая последовательность этапов.

• 1. Описание программной платформы в формате MSS (microprocessor software specification). В описании указывается тип операционной системы (если она используется), определяются драйверы устройств и библиотеки, даются указатели на стандартные процедуры ввода/вывода.
• 2. Конфигурация библиотек и драйверов устройств, входящих в состав проектируемой СнК: указывается семейство ПЛИС, используемое для реализации системы, количество ведущих и ведомых устройств на всех шинах, задается ряд других параметров.
• 3. Разработка прикладного программного обеспечения на языках высокого уровня (С или C++) или па языке Ассемблер с помощью редактора, входящего в состав XPS.
• 4. Преобразование исходного текста программ в исполняемый код, просмотр полученного кода и отладка программного обеспечения. Конечным результатом является файл рабочей программы, представленный в формате ELF (executable and link fomat).
• 5. Ввод данных из i’LF-файла в файл конфигурации используемой ПЛИС. Загрузка полученного файла конфигурации непосредственно в ПЛИС или в специальную конфигурационную (обычно энергонезависимую флеш-память) память.

Реализация СнПК на основе процессорного ядра Microblaze. По приведенной методике разработана СнПК высокоскоростного интерфейса, реализующая следующие процедуры |93]:

• • установку СФ и MAC-адресов блока через последовательный интерфейс RS-232;
• • прием блоков данных от управляющего компьютера, но сети Ethernet;
• • хранение принятых блоков данных во внешней SDRAM-памяти;
• • преобразование блоков данных по заданному алгоритму;
• • передачу преобразованных блоков данных в управляющий компьютер по сети Ethernet.

Общая структура разработанной системы показана на рис. 12.36.

Рис. 12.36. Пример структуры СнПК с процессорным ядром Microblaze.

В структуре использован ряд СФ-модулей из комплекта, имеющегося в составе пакета EDK:

• • процессорное ядро Microblaze;
• • модуль преобразователя данных DTM {data transformation module), предназначенный для выполнения по заданному алгоритму обработку 32-разрядных данных, которые поступают от процессорного ядра по шине ОРВ {on-chip peripheral bus), допускающей соединение до 16 ведущих и неограниченного количества ведомых устройств;
• • контроллер интерфейса UART, обеспечивающий стандартный асинхронный интерфейс последовательного обмена;
• • контроллер Ethernet MAC для прямого доступа к памяти;
• • контроллер для связи с внешней динамической SDRAM-пшя- тыо;
• • шины LMB {local memory bus), используемые для связи с внутренней блочной памятью.