Цифровые компараторы. 
Электроника и схемотехника

Назначение и принципы построения цифровых компараторов.

Цифровъш компаратором, или схемой равнозначности кодов, называют комбинационное устройство с 2М входами, на которые подаются две совокупности переменных А = А_м, А_т…А₀ и В =

Таблица 9.18

= В_м__р …, В_т, …, В_{), и одним выходом, с которого снимают сигнал У = 1 только в том случае, если Л_т = В_т для всех т = 0, 1, 2,…, М — 1.

Как следует из таблицы истинности для компаратора (табл. 9.18), равенство А_т = В_т для заданного т выполняется, если У_ш = 1, или У_т = 0. Отсюда следуют две формы представления выходного сигнала цифровых компараторов:

В микросхемах цифровых компараторов предусмотрен дополнительный вывод для подачи стробирующего сигнала Е {enable), который используется как для включеиия/выюпочения компараторов, так и для каскадирования. Выражения (9.30), (9.31) с управляющим сигналом принимают вид.

_На основании табл. 9.18 составим структурные формулы для Y_m И Y_m.

Используя формулы (9.32)—(9.34), можно построить различные варианты логических схем цифровых компараторов. В качестве примера на рис. 9.53 приведено три варианта схем 4-разрядных стробируемых компараторов:

• на рис. 9.53, а, б — схемы компараторов, построенные по структурным формулам.

• на рис. 9.53, в — схема компаратора, построенная по структурной формуле при использовании логических элементов сумма по модулю два с открытым коллектором. Такие элементы позволяют реализовать функцию «монтажное И», что значительно упрощает схемное решение компаратора.

Для построения стробируемого М-разрядного компаратора можно использовать связку демультиплексор 1 —*• 2^м — мультиплексор 2^м —*? 1. Схема такого решения для М = 3 изображена на рис. 9.54. При Е = 1 и адресном коде A.₂A_tA₀ = п, где п = 0, 1…7,.

на п-м выходе демультиплексора появится сигнал Y_n = 1. Мультиплексор сформирует выходной сигнал У = 1 только в том случае, когда адресный код на его входе будем удовлетворять условию В₂В, В₀ = А₂А_{А₀^{= п}- Таким образом, приведенная на рис. 9.54 схема выполняет функции 3-разрядного компаратора.

Рис. 9.53. Варианты логических схем 4-разрядных цифровых компараторов.

Условное графическое обозначение цифрового компаратора показано на рис. 9.55.

Рис. 9.54. Схема 4-разрядного компаратора, построенного на связке демультиплексор — мультиплексор.

Рис. 9.55. Условное графическое обозначение М-разрядиого компаратора.