Помощь в учёбе, очень быстро...
Работаем вместе до победы

Разработка и исследование событийных методов реализации алгоритмов логического управления

Диссертация: Разработка и исследование событийных методов реализации алгоритмов логического управления
ДиссертацияПомощь в написанииУзнать стоимостьмоей работы

Применение системы программирования «Граф-Цикл» позволяет ставить и решать принципиально новые задачи дискретного управления. Это касается их размерности, сложности элементарных операций и количества одновременно управляемых процессов. Получение приемлемых характеристик генерируемых программных систем достигается за счет использования событийных алгоритмов, которые позволяют: а) Однотипно… Читать ещё >

Содержание

  • 1. Современные задачи вычислительной теории цифровых управляющих автоматов
  • 1. Исторический обзор
  • 2. Модели вычислительной реализации различных типов автоматных алгоритмов
  • 3. Событийные системы и событийный принцип вычислений
  • 4. Вычислительная реализация булевых функций с использованием графовых моделей
  • 2. Аналитические разложения БФ
  • 1. Обобщенное разложение дискретной функции
  • 2. Получение остаточных функций при помощи подстановок
    • 2. 1. Операция подстановки в аналитическое выражение
    • 2. 2. Свойства полных подстановок в аналитическое выражение
    • 2. 3. Операция подстановки в СДНФ
  • 3. Обобщенное нормальное разложение
    • 3. 1. Разложения Шеннона и Лупанова
    • 3. 2. Разложение Дэйвио
    • 3. 3. Обобщенное разложение Иванова с частичными подстановками
  • 4. Выводы
  • 3. Графовые модели вычисления БФ
  • 1. Обобщенные граф-схемы булевых функций
    • 1. 1. Бинарные графы и деревья
    • 1. 2. Свойства ориентированных ациклических связных графов (ОАГ)
    • 1. 3. Определение обобщенной ГС
  • 2. Синтез граф-схем и их сокращение
  • 3. Классы граф-схем
    • 3. 1. Определенные и неопределенные ГС
    • 3. 2. Ограниченные ГС
    • 3. 3. Упорядоченные ГС
    • 3. 4. Неортогональные ГС
    • 3. 5. Однородные и неоднородные ГС
    • 3. 6. Логические цепи как неоднородные ГС
    • 3. 7. Общий вид бинарных ГС
  • 4. Численные характеристики граф-схем
  • 5. Ортогональные обобщенные граф-схемы
  • 6. Канонизация обобщенных бинарных графов
    • 6. 1. Сокращение бинарных графов
  • 7. Выводы
  • 4. Событийные вычисления в реальном времени
  • 1. Принцип событийных вычислений
  • 2. Общая схема событийных вычислений
  • 3. Применение предвычислений
  • 4. Переключательные свойства булевых функций
  • 5. Алгоритм вычисления результата события для одной функции
    • 5. 1. Сложность пред вычисления для произвольного Е
  • 6. Выводы
  • 5. Событийная интерпретация ортогональных схем
  • 1. Событийная интерпретация граф-схем
  • 2. Интерактивный алгоритм интерпретации ОрГС
  • 3. Ускорение поиска ближайшей зависимой вершины
  • 4. Обобщенные событийные граф-схемы
    • 4. 1. Обобщенное индексирующее отображение
    • 4. 2. Стратегии назначения указателей
  • 5. Дистанционное индексное и позиционное задание логарифмического индексирующего отображения
  • 6. Координатно-индексное задание индексирующего отображения
  • 7. Оценка длительности предвычисления
    • 7. 1. Состав предвычисляемых данных
    • 7. 2. Оценка времени построения событийной граф-схемы
    • 7. 3. Инкрементальная аннотация ГС
    • 7. 4. Инкрементальный алгоритм изменения реверсивных деревьев
    • 7. 5. Системы указателей в реверсивных деревьях
  • 8. Выводы
  • 6. Событийная интерпретация неортогональных ГС
  • 1. Событийный и инкрементальный алгоритмы
  • 2. Свойства неортогональных переходных функций
  • 3. Формулировка задачи вычисления БФ в терминах НОрГС
  • 4. Потенциал вершины
  • 5. Минимальная модифицированная, часть ГС
  • 6. Интерактивная часть вычислений
    • 6. 1. Общий алгоритм интерпретации
    • 6. 2. Детализация алгоритма и получение более точной оценки
  • 7. Событийная интерпретация логических цепей
  • 8. Интерпретация сверху — вниз
    • 8. 1. Рекурсивное вычисление переключателя
    • 8. 2. Вероятностная оценка дистанции свободного распространения в ЛЦ
    • 8. 3. Вероятностная оценка количества вершин при интерпретации не использующей предвычислений
  • 9. Инкрементальная аннотация неортогональной ГС
  • 10. Выводы
  • 7. Граф-схемное построение управляющих программ
  • 1. Наглядное технологическое программирование
  • 2. Система технологического программирования ПЛК С100-С300 «Интервью»
    • 2. 1. Структура управляющей программы
    • 2. 2. Сервисные средства и отладочные режимы
    • 2. 3. Редактор РКС
    • 2. 4. Отладка технологических программ
  • 3. Организация среды интегрированной наглядного программирования ПЛК ГрафЦикл
  • 4. Конструкции языка ГрафЦикл и их использование
  • 5. Организация средств программирования и отладки
    • 5. 1. Интегрированная среда
    • 5. 2. Система компиляции и связи
  • 6. Примеры разработки и реализации систем управления в системе ГрафЦикл
    • 6. 1. Участок кирпичного завода
    • 6. 2. Процедурно-алгоритмическая модель
  • 7. Событийные принципы обеспечения эффективности исполняемого кода
    • 7. 1. Источники параллельности в управляющих программах
  • 8. Методы реализации параллельных алгоритмов управления 280 8.1. Событийная интерпретация бинарных графов для простых событий
  • 9. Реализация вычисления логических цепей
  • 10. Выводы

Разработка и исследование событийных методов реализации алгоритмов логического управления (реферат, курсовая, диплом, контрольная)

Актуальность темы

Скорость управляющих программ является наиболее критическим фактором при проектировании систем логического управления. Время реакции, являющееся основной характеристикой управляющих машин (контроллеров), обратно пропорционально их быстродействию. Более того, быстродействие во многом определяет и их емкостные характеристики. Это объясняется двумя причинами. Во первых, в большинстве контроллеров вычисление организовано методом полного периодического сканирования всей программы, поэтому рост размера программы при постоянном быстродействии автоматически влечет за собой и увеличение времени реакции контроллера. С другой стороны, в многозадачных контроллерах количество задач, которые могут выполняться одновременно, также прямо зависит от быстродействия.

Повышение быстродействия контроллеров может быть достигнуто двумя способами: использованием более мощных аппаратных средств или применением более совершенных алгоритмов обработки. Разумеется, второй подход является более универсальным, поскольку известно, что рост размерности прикладных задач опережает темп роста производительности как компьютеров вообще, так и контроллеров в частности. Алгоритмические усовершенствования же работают всегда, независимо от используемой аппаратной пплатформы.

Массивы булевых функций формально задающие алгоритмы логического управления являются ядром большинства прикладных задач логического управления. Соответственно, как это отмечено например в [170], эффективность контроллера во многом определяется выбором формы представления и алгоритмов вычисления булевых функций.

Цель работы. Разработка и исследование алгоритмов вычисления логических функций задающих автоматные алгоритмы управления, предназначенных для применения в дискретно-событийном окружении и обеспечивающих оптимальное время реакции контроллера. Нахождение алгоритма обеспечивающего минимальное время реакции.

Указанная цель достигается путем решения следующих задач:

1) Исследование обобщенных графических форм задания булевых функций (БФ) построенных с использованием обобщенного разложения БФ для получения оптимального соотношения скорости обработки и размера памяти, требуемого для хранения Бф.

2) Исследование и разработка методов событийного вычисления управляющих программ. В частности: а) Разработка и исследование алгоритмов событийного вычисления логических управляющих программ в классе ортогональных граф-схем алгоритмов. б) Разработка и исследование алгоритмов событийного вычисления логических управляющих программ в классе общих неортогональных граф-схем алгоритмов. в) Разработка методов и алгоритмов интеграции событийноориентированной техники вычисления в интегрированныое программное обеспечение распределенных и многопроцессорных контроллеров.

3) Разработка инструментальных и системных средств программирования контроллеров реализующих вышеупомянутые алгоритмы событийного вычисления управляющих программ.

Методы исследования базируются на применении теории вычислительных систем, теории дискретного управления, теории дискретных и булевых функций, теории автоматов, теории графов, теории вероятностей, математического анализа, асимптотических оценках алгоритмов.

Научная новизна диссертации состоит в разработке и исследовании эффективных алгоритмов вычисления управляющих программ в программируемых логических контроллерах, основанных на использовании обобщенных графических схем алгоритмов и событийно-ориентированных методов вычислений.

На защиту выносятся следующие результаты:

1) Метод обобщенного разложения булевой функции по произвольной системе переходных функций и метод получения обобщенной граф-схемы представления многозначной булевой функции по заданному множеству наборов переходных функций, позволяющий строить компактные и при этом быстродействующие программы вычисления БФ. Данный метод впервые позволил рассматривать все известные граф-схемные представления булевых функций в качестве частных случаев обобщенных граф-схем алгоритмов, применяя соответственно однотипные алгоритмы вычисления основанные на интерпретации обобщенных граф-схем. При этом обеспечивается возможность нахождения наиболее компактного графического представления для заданной исходной функции.

2) Метод событийно-ориентированных вычислений состоящий в разделении инкрементального алгоритма вычисления на две части — интерактивные вычисления реакции и межсобытийные предвычисле-ния промежуточных данных, а также верхняя оценка объема пред-вычислений произведением размера минимального бинарного дерева задающего функцию на общее количество аргументов функции.

3) Метод событийных вычислений, основанный на построении «событийной» граф-схемы по заданной ортогональной граф-схеме представления СБФ, имеющий сложность интерактивной части линейно зависящую от количества переменных измениивших свои значения в результате события и сложность предвычисления пропорциональную произведению размера сокращенной граф-схемы на общее количество переменных.

4) Метод событийных вычислений на неортогональных граф-схемах имеющий сложность интерактивной части пропорциональную количеству затронутых событием вершин граф-схемы при сложности предвычислений пропорциональной произведению размера сокращенной граф-схемы на общее количество аргументов.

5) Системные, инструментальные и языковые средства программной поддержки организации эффективных вычислений в логических контроллерах основанные на использовании наглядных представлений графических схем алгоритмов управления.

Достоверность полученных в диссертации результатов подтверждается математическими доказательствами и аналитическими оценками, а также разработкой действующего серийно тиражируемого программного продукта.

Теоретическая ценность полученных в диссертации результатов состоит в том, что они представляют собой основу теории высокоэффективных алгоритмов вычисления управляющих программ, предназначенных для применения в событийно-ориентированных системах управления с критическими требованиями к времени реакции.

Практическая ценность полученных в диссертации результатов в том, что они они дают возможность построения средств программирования контроллеров, обеспечивающих высокую эффективность как проектирования программ за счет использования наглядных графических представлений, так и получаемого исполняемого кода, особенно при применении в распределенных и многопроцессорных системах.

Предлагаемый в диссертации метод построения обобщенных граф-схем впервые обеспечивает возможность вычисления функции с использованием наиболее наиболее компактного граф-схемного представления, существующего для этой функции. Для большинства функций это означает возможность нахождения граф-схемы размера, полиномиально зависящего от количества аргументов функции, что обеспечивает и полиномиальное время предвычислений в событийных методах. При этом время интерактивной части вычислений, прямо влияющее на время реакции контроллера, линейно зависит от количества вершин граф-схемы, ассоциированных с изменившими значение переменными, в случае произвольной неортогональной схемы, либо линейно зависит от количества изменившихся переменных, в случае если схема ортогональна.

Кроме того, предлагаемые в диссертации методы и алгоритмы обеспечивают эффективное использование событийного принципа вычислений не только при вычислении булевых функций, но и на макро уровнях процессов и задач, что делает событийный подход сквозным и поэтому эффективным.

Реализация и внедрение результатов работы. Основные результаты работы получены автором при выполнении научно-исследовательских и хоздоговорных работ по разработке, внедрению и дальнейшей модернизации интегрированных сред наглядного программирования логических систем управления по договорам с АО АвтоВАЗ, Констукторским бюро общего машиностроения г. Москва, Ростовским специальным проектно-конструкторским бюро, Конструкторским бюро информационно — управляющих систем.

Результаты диссертации внедрены в составе серийно тиражируемых пакетов программного обеспечения «Интервью-3» и «Граф-Цикл», имеющих в настоящее время более трехста организаций-пользователей.

Внедрены и использованы следующие результаты.

1) Алгоритмы разделения времени между процессами и задачами при использовании событийной дисциплины обмена данными между контроллером и внешней средой.

2) Алгоритмы построения обобщенных граф-схем на основе применения обобщенных аналитических разложений булевых функций.

3) Алгоритмы событийного разделения вычислений на интерактивную часть и пред вычисления, позволяющие обеспечить равномерную загрузку контроллера в событийном окружении, минимизируя при этом время реакции.

4) Алгоритмы построения событийных граф-схем по заданным ортогональным граф-схемам.

5) Алгоритмы событийной интерпретации неортогональных граф-схем.

Аппробация работы. Основные результаты диссертации представлены на второй Международной научно-технической конференции «Актуальные проблемы фундаментальных наук (Москва 1992 г.), семинаре фирмы OMRON по программному обеспечению контроллеров (Yokohama, Japan, 1995), международном семинаре Workshop on discrete event systems WODES'96 (Edinburg, U.K., 1996), Международной конференции японского общества управления SICE'97 (Tottori, Japan, 1996), семинаре по асинхронной логике университета компьютерных наук (Aizu, Japan, 1997), семинарах японского научного общества по проблемам обработки информации IPS J section «Algorithms» (Gifu, Japan, 1996; Iwate, Japan, 1997), Международной конференции Algorithms and architectures in real-time control AARTC'97 (Vilamoura, Portugal, 1997), Международной конференции International Conference on Parallel and Distributed Systems (Washington, USA, 1997), международном семинаре IEE Workshop on discrete event systems WODES'98 (Cagliari, Italy, 1998), International conference IEE and UKACC «CONTROL'98» (Swansea, U.K., 1998).

Публикации. По результатам диссертационной работы опубликовано — 35 печатных работ, в том числе 2 монографии.

Структура и объем диссертации

.

Текст диссертации изложен на 332 страницах, состоит из введения, семи разделов, заключения и приложений, содержит 85 рисунка, 5 таблиц и список литературы (184 наименования).

10. Выводы.

1) Методы событийного граф-схемного программирования и реализации управляющих программ, теоретически обоснованные в диссертации, успешно применены при разработке систем программирования логических контроллеров «Интервью» и «ГрафЦикл». Указанные системы являяются САЭЕ-оболочками, поддерживающими все стадии разработки и отладки управляющих программ. Системы обеспечивают генерацию высокоэффективного исполняемого кода за счет применения алгоритмов событийного вычисления управляющих автоматов.

2) Применение системы программирования «Граф-Цикл» позволяет ставить и решать принципиально новые задачи дискретного управления. Это касается их размерности, сложности элементарных операций и количества одновременно управляемых процессов. Получение приемлемых характеристик генерируемых программных систем достигается за счет использования событийных алгоритмов, которые позволяют: а) Однотипно реализовывать все компоненты прикладной программы в виде внутренней графовой структуры реализации граф-схемных представлений добиваясь при этом компактности кода и повышения быстродействия за счет варьирования системами переходных функций и подбора их быстровычисляе-мых вариантов. б) Минимизировать обмен данными между контроллером и удаленными модулями ввода/вывода, а также между контроллером и устройством программирования и отладки (УПО), и сохранить тем самым исходное время реакции контроллера даже при одновременной динамической индикации до 20 программных модулей. в) Обеспечить возможность модификации программы «на лету» (on the fly) с сохранением корректности как самого исполняемого кода, так и данных динамической индикации. Достигается применением алгоритма инкрементальной модификации и аннотации граф-схем. г) За счет динамического переупорядочения граф-схем в текущем состоянии оптимизировать время реакции текущих активных модулей при наличии априорной информации о наиболее вероятных ожидаемых событиях.

Начало аварийного слива.

Рис. 7.14. Алгоритм управления объектом «БАК» .

Терекачка из 11В12.

Если насос Р1 включен, то отключить его.

Если насос Р2 включен, то отключить его.

Если насос Р4 не включен, то включить его.

Рис. 7.15. Алгоритм технологической операции «Слив» .

Событие.

Активные процессы: г 5.

1 1 —. И.

Ц5|| 118Ц ^.

Рис. 7.16. Вычисление процессов, к которым относится событие, обеспечивает корректную реализацию параллельности. а) жйЬу ^ п .1.1. I п.

1 Т б) £Г&bdquo- <Та.

В 1 «.

Рис. 7.17. Временные диаграммы обычного вычисления БФ в сравнении с событийным вычислением.

СОБЫТИЕ.

РЕЗУЛЬТАТ.

Бинарная Программа.

Процессор обработки событий И.

Массив из Р процессоров, вычисляющих бинарным траверсом производные.

Массив предвычисленных производных по всем п переменным.

Рис. 7.18. Контроллер с параллельной архитектурой.

Рис. 7.19. Пример кода организованного подобно ЛЦ

Заключение

.

В диссертации на основе разработки и исследования методов событийной реализации алгоритмов логического управления решена важная научная задача повышения эффективности реализации программ управления дискретным промышленным оборудованием за счет применения обобщенных граф-схем булевых функций и событийных методов их интерпретации.

Основными научными результатами, выносимыми на защиту являются:

1) Метод обобщенного разложения булевой функции по произвольной системе переходных функций и метод получения обобщенной граф-схемы представления многозначной булевой функции по заданному множеству наборов переходных функций, позволяющий строить компактные и при этом быстродействующие программы вычисления БФ. Данный метод впервые позволил рассматривать все известные граф-схемные представления булевых функций в качестве частных случаев обобщенных граф-схем алгоритмов, применяя соответственно однотипные алгоритмы вычисления основанные на интерпретации обобщенных граф-схем. При этом обеспечивается возможность нахождения наиболее компактного графического представления для заданной исходной функции.

2) Теория событийно-ориентированных вычислений состоящих в разделении инкрементального алгоритма вычисления на две части — интерактивные вычисления реакции и межсобытийные предвычисле-ния промежуточных данных, а также верхняя оценка объема пред-вычислений произведением размера минимального бинарного дерева задающего функцию помноженного на общее количество аргументов функции.

3) Метод событийных вычислений, основанный на построении «событийной» граф-схемы по заданной ортогональной граф-схеме представления СБФ, имеющий сложность интерактивной части линейно зависящую от количества переменных измениивших свои значения в результате события и сложность предвычисления пропорциональную произведению размера сокращенной граф-схемы на общее количество переменных.

4) Метод построения и алгоритмы событийной интерпретации обобщенных событийных граф-схем в т. ч. основанных на логарифмическом индексном отображении, позволяющих синтезировать событийные ГС с заранее заданными характеристиками размера и быстродействия.

5) Метод событийных вычислений на неортогональных граф-схемах имеющий сложность интерактивной части пропорциональную количеству затронутых событием вершин граф-схемы при сложности предвычислений пропорциональной произведению размера сокращенной граф-схемы на общее количество аргументов.

6) Системные, инструментальные и языковые средства программной поддержки организации эффективных вычислений в логических контроллерах основанные на использовании наглядных представлений графических схем алгоритмов управления.

Показать весь текст

Список литературы

  1. В.М. Синтез цифровых автоматов. М.: Физматгиз, 1962.- 476с.
  2. В.М. Введение в кибернетику., Киев: АН УССР, 1964, -324 с.
  3. О.Б. Об одном методе синтеза схем. Известия ВУЗов. Радиофизика., 1958, N1, с.120−140.
  4. В.Г., Пийль Е. И. Синтез асинхронных конечных автоматов. М.: Энергия, 1964. 260 с.
  5. А. Введение в теорию конечных автоматов., М: Наука, 1966, — 272 с.
  6. Г. И. Временные преобразования цифровых автоматов. Изв. АН СССР. Техническая кибернетика, 1973, N 6, с. 106−113.
  7. А.Н., Берштейн Л. С., Иванов Г. И. Параллельно-временная декомпозиция конечных автоматов. В кн.: Дискретные системы., Рига: Зинатне, 1974, том 1, с. 162−171.
  8. Ч.И., Гамидов B.B. Эквивалентные представления дискретных устройств., М.: Энергия, 1978.
  9. Э.А. Асинхронные логические автоматы., Рига: Зинат-не, 1966. 379 с.
  10. А.Д. Алгоритмы синтеза дискретных автоматов., М.: Наука, 1971. 512 с.
  11. А.Н. Ориентированные графы и конечные автоматы., М.: Наука, 1971. 416 с.
  12. О.П. Графы логических автоматов и их преобразования. Автоматика и телемеханика, 1975, N 9, с. 149−158.
  13. М.А. Современные проблемы развития теории дискретных устройств. В кн.: Автоматизированное проектирование дискретных управляющих устройств.-, М.: Наука, 1980. -с.3−30
  14. В.И., Кишиневский М. А., Мараховский В. Б. и др. Автоматное управление асинхронных процессами в ЭВМ и дискретных системах. М.: Наука, 1986. 400 с.
  15. В.Г., Пийль Е. И., Турута E.H. Построение программируемых управляющих устройств., М.: Энергоатомиздат, 1984. 192 с.
  16. С.А., Магергут И. В. Логическое управление дискретными процессами., М. Машиностроение, 1987, 244 с.
  17. В.А., Кафаров В. В., Павлов П. Г. Логическое управление технологическими процессами., М.: Энергия, 1978.
  18. В.Г., Пийль Е. И. Синтез управляющих автоматов., М.: Энергия, 1978. 408 с.
  19. М.А., Девятков В. В., Пупырев Е. И. Логическое проектирование дискретных автоматов (языки, методы, алгоритмы)., М.: Наука, 1977. 352 с.
  20. Г. Управляющие автоматы: моделирование, декомпозиция и реализация. В кн.: Теория дискретных упраляющих устройств., М.: Наука, 1982, с.79−91.
  21. В.В. Средства формального описания семантики входных языков автоматизированного логического проектирования дискретных систем. В кн.: Абстрактная и структурная теория релейцых устройств., М.: Наука, 1982, с.25−43.
  22. .М., Першеев В. Г., Шамров М. И. Формализация синтеза программных автоматов для логического управления технологическими процессами. В кн.: Тезисы докладов VIII Всесоюзного совещания по проблемам управления. Т.З., М.-Таллин, 1980, с.772−774.
  23. Д.А. Логико-лингвистические модели в системах управления. М.: Энергия, 1981.
  24. В.H. Основы дискретной автоматики. Статика и динамика дискретных автоматов., М.: Связь, 1975. 432 с.
  25. В.А. Семантическая теория проектирования автоматов. М.: Энергия, 1979.-264с.
  26. В.А., Кафаров В. В., Павлов П. Г. Регулярные структуры автоматного управления./ Под ред. В. А. Горбатова М.?Машиностроение, 1980.
  27. М.А. Теория релейно-контактных схем., M.-JL: АН СССР, 1950. 304 с.
  28. C.B. Об алгоритмических трудностях синтеза минимальных контактных схем. В кн.: Проблемы кибернетики, М.: Физмат-гиз, 1959, вып.2, с.75−122.
  29. Д.А. Синтез схем, работа которых описывается времен- ' ными булевыми функциями. Автоматика и телемеханика, 1960, N 10
  30. Е.А. Методы синтеза релейных устройств из пороговых элементов., М.: Энергия, 1970 328 с.
  31. Г. Программирование управляющих устройств на языке STEP., Siemens Aktiengesellschaft, 1984, Berlin und Munchen, v. l, c.120−131
  32. A.A. Анализ логических сетей и техника булевых вычислений. Минск: Наука и техника, 1979.-152 с.
  33. О.П. О программной реализации логических функций и автоматов. Автоматика и телемеханика, 1977, Т 7, с. 163−174, Т. 9, с.137−149.
  34. В.А. Реализация функций алгебры логики автоматами, нормальными алгоритмами и машинами Тьюринга. В кн.: Проблемы кибернетики., М.: Наука, 1965, вып.13,с.75−96.
  35. A.A. О нормальных алгоритмах, связанных с вычислением булевых функций. Известия АН СССР, серия матем., 1967, т.31, N 1, с.161−208.
  36. Г. С. О последовательном вычислении логических функций. Автоматика и телемеханика, 1973, N 2.
  37. Е.П., Пузанков Д. В. Логические процессоры для реализации разветвленных алгоритмов. Управляющие системы и машины, 1974, N 6, с.119−127.
  38. .А. Об алгоритмах программной реализации автоматов. Автоматика и телемеханика., 1979, N 1, с.132−144.
  39. В.В. Системы взаимосвязанных графов и алгоритмическое программирование дискретных управляющих устройств. Автоматика и телемеханика., 1979, N 7, с.122−129.
  40. Р.П., Кадыков И. Г. Программная реализация управляющих автоматов. В кн.: Сборник научных трудов., Челябинск: ЧПИ, 1980, N 250, с.105−107.
  41. М.Я. О реализации систем булевых функций в программируемых логических устройствах. В кн.: Проблемы управления в технике, экономике, биологии., М.: Наука, 1980, с.64−70.
  42. Г. В., Карчяускас Э. К. О реализации логических функций микропрограммным путем. В кн.: Логическое управление., М., 1981, N 2, с.101−106.
  43. Е.И. Интерпретирующие программы реализации булевых функций и автоматов. Автоматика и телемеханика., 1982, N 1, с.132−140.
  44. С.А. Параллельные вычисления булевых функций. В кн.: Абстрактная и структурная теория релейных устройств., М.: Наука, 1982, с.64−76.
  45. .В. Вычисление булевых функций путем подсчета числа истинных значений переменных. Изв. АН СССР. Техническая кибернетика., 1982, N 1, с.142−147.
  46. В.Н. Метод минимизации бинарных программ, реализующих логические функции. Автоматика и телемеханика., 1983, N 1, с.131−139.
  47. Л.Я. О векторной программной реализации логических функций. Автоматика и телемеханика., 1983, N 3, с.120−128.
  48. Ю.Н., Золотаревская М. Я., Кириллов А. П., Юнг В.Н. О реализации алгортмов логического управления в специализированных программируемых логических устройствах. Автоматика и телемеханика., 1983, N 6, с.131−140.
  49. A., Figueras I. Ап algorithm for boolean function implementation using a microcomputer. In: Euromicro workshop «Microarchitecture of computer system., Nice, 1975.
  50. О.П. О сравнительной теории алгоритмических языков логического управления. В кн.: Теория дискретных управляющих устройств., М.: Наука, 1982, с. 20−37.
  51. В.В. Программная реализация управляющих автоматов. В кн.: Автоматизированное проектирование дискретных управляющих устройств., М.: Наука, 1980, с.30−62.
  52. .М., Новик Г. Х., Першеев В. Г., Шамров М. И. О микропроцессорной реализации цифровых управляющих автоматов. Автоматика и вычислительная техника, 1981, N4, с.41−48
  53. Е.И. О применении параллельных логических схем алгоритмов. при горизонтальном микропрограммировании. В кн. Управление на сетях и узлах связи М., Наука, 1979, с.93−101
  54. Г. И. О применении частичных подстановок для временного разложения булевых функций в обобщенные граф-схемы алгоритмов. Автоматика и телемеханика, 1983, N11, с.120−132.
  55. С.И. Синтез микропрограммных автоматов. Энергия, JL: 1974
  56. Г. И. О распределенной реализации булевых функций в микропроцессорных системах с логическими портами ввода-вывода. Автоматика и вычислительная техника, 1983, N5, с.45−53.
  57. Е.Б., Юдицкий С. А. Программная реализация сетей Петри в асинхронных устройствах логического управления. Автоматика и телемеханика, 1983, N3, с.109−119.
  58. A.A., Запольских E.H. Алгоритмическая структура системы внешнего математического обеспечения для программируемых контроллеров. В кн.: Тезисы докл. VIII Всесоюзн. совещ. по проблемам управления. Т. З, М.-Таллин, 1980, с.769−771.
  59. И.В. Микропроцессоры и микро-ЭВМ., М.: Энергия, 1979. 232 с.
  60. .М., Сташин В. В. Основы проектирования микропроцессорных устройств автоматики., М. Энергоатомиздат, 1987. 304 с.
  61. Г. И. Метод универсальных программ. В кн.: Микропроцессоры. Рига: Зинатне, 1977, том I, с.207−209.
  62. Г. И. О применении метода временных преобразований цифровых автоматов для реализации дискретных устройств управления на микро-ЭВМ. В кн.: Микропроцессоры., Рига:3инатне, 1977, том 2, с. 52−54.
  63. Ф.Н., Ершов С. В., Иванов Г. И. Программная настройка микропроцессоных логических контроллеров на реализацию релейно-контактных алгоритмов. Известия СКНЦ ВШ. Технические науки, 1982, Т 2, с.28−31.
  64. ., Лоржо К., Эспью В. Программируемые контроллеры., М. Машиностроение, 1986, 176 с.
  65. В.Л. Микропроцессорные системы числового программного управления станками., М. Машиностроение, 1985.- 288с.
  66. Ф.Н. Барзолевский, В. А. Береснев и др. Микропроцессорные логические контроллеры, Учебное пособие, Таганрог, ТРТИ, 1989.-80 с.
  67. JI.А. Программируемые контроллеры, их особенности и тенденции развития. Управляющие системы и машины., 1978, N 2, с.86−91.
  68. В.Ф., Долгов А. Н., Васькин В. И. О методе оценки длительности исполнения программ для ВС реального времени. Управляющие системы и машины, 1991, N3.
  69. В.А. Оценка сложности реализации функций алгебры логики простейшими видами бинарных программ. В кн.: Методы дискретного анализа в теории кодов и схем., Новосибирск: ИМ СО АН СССР, 1977, вып.29, с.49−73
  70. .П. Время вычислений на линейных бинарных графах. Автоматика и Телемеханика, 1994, N2, с.166−172
  71. .П., Шалыто A.A. Реализация булевых формул линейными бинарными графами. I Синтез и анализ. Техническая кибернетика, 1994, N 5, с.132−142
  72. .П., Шалыто A.A. Реализация булевых формул линейными бинарными графами. II Оценки числа и суммарной длины путей. Теория и системы управления, 1995, N 3, с. 144−153
  73. .П., Шалыто A.A. Реализация булевых формул линейными бинарными графами. III Оптимизация числа и суммарной длины путей. Теория и системы управления, 1995, N 5, с.214−223.
  74. В.А. Основы дискретной математики ,М.: Высшая школа, 1986.
  75. C.B. Введение в дискретную математику., М.: Наука, 1979.
  76. В.Е. Сети Петри М., Наука, 1984
  77. Г., Лю Ю-Ч. Аппаратные и программные средства микроЭВМ., М.: Финансы и статистика, 1983. 256 с
  78. А.Ахо, Дж. Ульман Теория синтаксического анализа, перевода и компиляции., М.:Мир, 1978, с.44−58.
  79. О.Л., Евреинов Э. В., Корнеев В. В., Хорошевский В. Г. Однородные вычислительные системы на базе микропроцессорных БИС. В кн.: Вычислительные системы. Вопросы теории и построения вычислительных систем., Новосибирск, 1977, вып.70, с.3−28.
  80. Э.М., Чефранов А. Г. Оценка параметров многопроцессорных вычислительных структур. Автоматика и вычислительная техника, 1981, N3
  81. И.В. Технология программирования, Киев, Техника, 1984, 279 с.
  82. И.В., Ершов С. В. Графовая алгебра процессов и высокоуровневая отладка программ Управляющие системы и машины, 1991, N6, с.36−43.
  83. Ю.Н. Персональные ЭВМ в системах программирования программируемых логических контроллеров Приборы и системы управления, 1990, N4, с.12
  84. В.Ю., Нижник В. В. Пакет программ работы с сетями Петри для персональных ЭВМ Управляющие системы и машины, 1989, N4.
  85. Flowchart programming concept, pages 21−45. OMRON, Yokohama, 1993.
  86. International Standard, IEC 1131−3, Programmable Controllers Part 3. Bureau Central de la Commission Electrotechnique Internationale, Geneve, Suisse, 1993.
  87. A.V.Aho, J.E.Hopcroft, and J.D.Ulman. The design and analysis of Computer Algorithms. Addison-Wesley, Reading, MA, 1983.
  88. A. Aziz, S. Tastran, and Brayton R.K. BDD variable ordering for interacting finite state machines, volume 31st Design Automation Conference. 31st DAC Proc. 1994, pages 283−8. ACM, New York, 1994.
  89. Sheiber B. and Vishkin U. On finding lowest common ancestors: Simplification and parallezation. SIAM J.Comput., 17(6):1253−1262, 1988.
  90. S. Balemi, G.J.Hoffman, P. Gyugyi, H. Wong-Toi, and G.F.Franklin. Supervisory control of a rapid termal multiprocessor. IEEE Trans. Au-tom. Control, 38:1040−1058, 1993.
  91. Shamir E. Barak A. On the parallel evaluation of boolean expressions. SIAM J.Comput., 5(4):678—681, 1976.
  92. B. Becker and R. Drechsler. How many Decomposition Types do we need?, pages 438−443. Proc. European design and Test Conference, 1995.
  93. B. Becker, R. Drechsler, and R. Werchner. On the relation between bdds and fdds. Information and Computation, 123:185−197, 1995.
  94. Kenneth R. Brookings. Natural language programming a powerful interface for state logic control. Advances in Instrumentation and Control: International Conference and Exhibition, pages 1013−1022, 1993.
  95. R. E. Bryant. Graph-based algorithms for boolean function manipulation. IEEE Trans, on Computers, C-35, 11 1986.
  96. Sanchez E. Cerny E., Mange D. Synthesis of minimal binary decision trees. IEEE Transactions on Computers, C-28(7):472−482, 1979.
  97. C.E.Shannon. A symbolic analysis of relay and switching circuits. Trans. AI EE, 57:713−723, 1938.
  98. R.W.Lewis Programming industrial control systems using IEC-1131 IEE Control Engineering Series, vol.50, 1995.
  99. C.Peshek and M. Mellish. Recent developments and future trends in PLC programming languages and Programming Tools for Real-Time control, pages 219−230. IEEE, IEEE Cement Industry Technical conference, 1993.
  100. C.Y.Lee. Representation of switching circuits by binary-decision programs. Bell. Syst. Tech. J, 6:985−999, 1959.
  101. R. David. Petri Nets and GrafCet. Englewood Cliffs, NJ, 1992.
  102. Colin D.Simpson. Programmable logic controllers. Prentice Hall, Regents, 1994.
  103. E.Schenk. Parallel dynamic lowest common ancestors. Proceedings SWAT'94- 4th Scandinavian Workshop on Algorithm Theory, pages 30 213, 1994.
  104. M. Fujita, H. Fujisawa, and Y. Matsunaga. Variable ordering algorithms for ordered binary decision diagrams and their evaluation. IEEE Trans, on computer-aided design of integrated circuits and systems, 12, 1 1993.
  105. Ramalingam G. Bouded Incremental Computation, volume 1089 of Lecture Notes in Computer Science. Springer-Verlag, New York, 1996.
  106. Jr. George L.Batten. Programmable logic controllers: hardware, software and applications. McGraw-Hill, 1994.
  107. Ivanov G.I. Use of partial substitutions for time decomposition of boolean functions and generalized graph schemes of algorithms. Automation and Remote Control, 44:1487−1496, 11 1984.
  108. G.Thiele, H.G. Beesterller, L. Renner, M. Dorno, and D.Popovic. Task configuration of a pearl based programmable controller for process automation. Control Engineering Practice, 3(6):843−848, 1995.
  109. W.A. Halang and Sacha K.M. Real-time systems. An Implementation of Industrial Computerized Process Automation. World Scientific, Singapore, 1992.
  110. M.G. Hinchey. Visual methods in real time programming. Control Engineering Practice, 3(6):837—842, 1995.
  111. Andersen H.R. and Hulgaard H. Boolean Expression Diagrams. Proc. of LICS'97, 1997.
  112. N. Ishiura, H. Sawada, and S. Yajima. Minimization of binary decision diagrams based on exchanges of variables, pages 472−475. Proc. IEEE/ACM ICCAD'91, 1991.
  113. Helbig J. and Kelb P. An OBDD-representation of state charts, volume The European Design and Test Conference. EDAC Proc., pages 142−9. IEEE Comput. Soc. Press, Los Alamitos, CA, USA, 1994.
  114. U. Kebschull and W. Rosenstiel. Efficient graph-based computation and manipulation of functional decision diagrams, pages 278−282. Proc. European Conference on Design Automation, 1993.
  115. Yong-Jin Kwon and Yajima S. Minimum one-shot state assignment for asynchronous sequential machines using bdd. Trans. Inf. Process. Soc. Jpn. (Japan), 35(9):1888−1899, 1994.
  116. Yun K.Y., Lin B., Dill D.L., and Devadas S. Performance-driven synthesis of asynchronous controllers, volume 1994 IEEE/ACM International Conference on Computer-Aided Design. Digest of Technical Papers, pages 550−557. ACM, New York, 1994.
  117. Davio M., J.-P.Dechamps, and A.Thayse. Discrete and Switching Functions. McGraw-Hill, New York, 1978.
  118. Perkowsky M. The Generalized Orthonormal Expansions of Functions. With Multiple- Valued Inputs and Some of its Applications, pages 442 450. Int’l symposium on multi-valued logic, 1992.
  119. Moret M.E. Decision trees and diagrams. Computer Surveys, 14(4) :593−623, 1982.
  120. L. Motus and M.G. Rodd. Timing analysis of real-time software. Elsevier Science, Oxford, U.K., 1994.
  121. Ishiura N. and Yajima S. A class of logic functions expressible by polynomial-size binary decision diagrams. Synthesis and Simulation Meeting and International Interchange, pages 48−54, 1990.
  122. Baracos P. and Hudson R. Advances in binary decision based programmable controllers. IEEE Transactions on Industrial Electronics, 35(8):415−425, 1988.
  123. Darveau P. C programming in programmable logic controllers, volume Proc. Industrial Computing Conference, pages p 467−472. Industrial Computing Society, 1993.
  124. David R. and Alia H. Petri Nets and Grafcet. Prentice Hall, 1992.
  125. V.K. Garg R.Kumar. Modelling and control of logical discrete event systems. Kluwer international series in engineering and computer science. Kluwer Academic, 1995.
  126. R. Rudell. Dynamic variable ordering for ordered binary decision diagrams, pages 42−47. IEEE/ACM International Conference on Computer-Aided Design, 1993.
  127. Akers S.B. On a theory of boolean functions. SI AM Journal, 7(4):487−498, 1959.
  128. S.B.Akers. Binary decision diagrams. IEEE Transactions on Computers, C-27:509−16, 1978.
  129. Kang G. Shin and Xianzhong Cui. Computing time delay and its effect on real-time control systems. IEEE Trans. Control Systems Technology, 3, 1995.
  130. M. Smith. Fundamental theory of state logic control. Advances in Instrumentation and Control: International Conference and Exhibition, pages 985−998, 1993.
  131. S. Tani, Hamaguchi K., and Yajima S. The complexity of the optimal variable ordering of a shared binary decision diagram, volume Technical report 93−6. Department of Information Science, Faculty of Science, University of Tokyo, 1993.
  132. M. Treseler. Designing state machine controllers using programmable logic. Prentice Hall series in innovative technology. Prentice Hall, 1992.
  133. T.Sasao and M. Fujita. Presentation of discrete functions. Kluwer Academic Publishers, 1996.
  134. John T.Welch. The clause counter map: An event chaining algorithm for online programmable logic. IEEE Trans, on Robotics and Automation, 2, 1995.
  135. Lam W.K.C. and Brayton R.K. On relationship between ITE and BDD, volume IEEE 1992 International Conference on Computer Design: VLSI in Computers and Processors. ICCD '92, pages 448−451. IEEE Comput. Soc. Press, Los Alamitos, CA, USA, 1992.
  136. Breitbart Y., Hunt H., and D. Rosenkrantz. On the size of binary decision diagrams representing boolean functions. Theor. Comput. Sci. (Netherlands), 1−2(10) :45−69, 1995.
  137. Iguchi Y. and Mukaidono M. Algorithm based bdd for computing the value of a logic function for undefined inputs, 1993. Res. Rep. Sch. Sci. Technol. Meiji Univ. (Japan).
  138. M. Zhou and F. DiCesare. Petri net synthesis for discrete event control of manufacturing systems. Kluwer international series in engineering and computer science. Kluwer Academic, 1993.
  139. Разработка системы управления на базе микропроцессорного контроллера К1−20, Отчет по НИР, х/д 12 420/ Иванов Г. И., Ершов C.B., Дроздов С. Н., Барзолевский Ф. Н., Вяткин В. В. ТРТИ, 1987
  140. В.В., Перельман A.M. Технология разработки алгоритмов логического управления. В кн.: Организационно-экономические проблемы разработки вычислительной техники, деп. в ВИНИТИ, 1988, с.11−17.
  141. В.В. Система программирования микропроцессорных логических контроллеров дискретной промышленной автоматики ЦИКЛ-2.0 в кн. Тезисы докладов участников семинара «Применение однокристальных ЭВМ в народном хозяйстве», Киев, РДНТЭП, 1990, с. 32.
  142. Система и язык программирования ГрафЦикл, Отчет по НИР, х/д 11/89, HHB. N 14 189, /Иванов Г. И., Федоренко В. И., Ошетер В. П. -НИК МИКРОС, Таганрог, 1990
  143. В.В., Иванов Г. И. Перспективная система программирования ПЛК в форме графических схем алгоритмов Граф-Цикл в кн.Программируемые контроллеры МикроДАТ, Харьков 1991, тезисы докладов, с. 23
  144. В.В., Иванов Г. И., Ошетер В. П. Повышение эффективности программирования ПЛК на языках комбинированных релейно-контактных и функциональных схем В кн. Программируемые контроллеры МикроДАТ, Харьков 1991, тезисы докладов., с.25
  145. В.В., Ошетер В. В. Метод эмуляции двумерных грамматик и его применение при проектировании редактора релейно-контактных схем В кн. Информационно-управляющие системы, Таганрог, ТРТИ, 1992, деп. в ВИНИТИ N117-B92, 16с.
  146. В.В., Иванов Г. И., Ошетер В. П., Федоренко В. И. Язык программирования логических контроллеров Граф-Цикл. В кн. Информационно-управляющие системы, Таганрог ТРТИ, 1992, деп. в ВИНИТИ N 120-В92, 16с.
  147. В.В. Применение языков параллельных граф-схем алгоритмов в математическом обеспечении программируемых логическихконтроллеров. В кн. Информационно-управляющие системы, Таганрог ТРТИ, 1992, N 119-В92, -9с.
  148. В. Вяткнн, Федоренко В. И., Ошетер В. П. Система программирования контроллеров серии С100-С300 «Интервью» Руководство пользователя, АвтоВАЗ, 1992, 120с.
  149. Разработка принципов программирования перспективных контроллеров МФК системе «ГрафЦикл/2" — Отчет по НИР, х/д 12 422, /Иванов Г. И., Федоренко В. И., Ошетер В. П. ТРТИ, 1992
  150. Разработка проекта системы автоматизации программирования Ломиконтов «ГрафМикрол» Отчет по НИР / Иванов Г. И., Барзо-левский Ф.Н. ТРТИ, 1992
  151. Система программирования контроллеров серии СЮО-СЗОО «Интервью», Руководство пользователя. / Федоренко В. И., Ошетер В. П. АвтоВАЗ, 1992
  152. В.Вяткин Методика разработки и отладки управляющих программ в системе «Интервью» Пособие по прикладному программированию, АвтоВАЗ, 1993
  153. В.В., Кондрашев И. А., Федоренко В. И., Ошетер В.П. Система программирования контроллеров серии СЮО-СЗОО «Интервью» Руководство системного программиста, АвтоВАЗ, 1993
  154. Система управления, контроля и информационного обеспечения Совета и Администрации г. Таганрога Отчет по НИР, в 3-х томах /Иванов Г. И., Близнюков С. А., Макаров Р. В., Байдуганов М. Ю., — ТРТИ, 1993
  155. Система автоматизированного учета и контроля правильности налогообложения доходов физических лиц Постановка задачи и проект системы — Отчет по НИР. /Иванов Г. И., Близнюков С. А., Макаров Р. В. и др. — ТРТИ, 1994
  156. В.В., Чернецов A.M., Пройдаков Н. И., Шарашкин H.A., Кондрашев И.А. Серия программируемых контроллеров С100-С300 и устройств программирования С400−415 Эксплуатационная документацияАвтоВАЗ, 1994
  157. В.В., Иванов Г. И. Граф-Цикл наглядное блок — схемное программирование в промышленных системах управления, В книге «Информационно-управляющие системы, вып.2, ТРТУ, 1994
  158. В.В., Иванов Г. И. Прикладное программирование в промышленных системах управления Таганрог, ТРТУ, 1996, 104 с.
  159. В.В., Иванов Г. И., Ошетер В. П., Федоренко В. И., Граф-Цикл система наглядного программирования промышленных логических контроллеров. Управляющие системы и машины, 1996, N3, с. 33−44.
  160. В.В., Иванов Г.И. Эффективная реализация управляющих программ Таганрог, ТРТУ, 1998
  161. V.Viatkin, N. Ishii, and T.Hayashi. Event oriented evaluations of binary decision diagrams, pages 374−379. International workshop on discrete event systems, IEE, Edinburgh, 1996.
  162. V.Viatkin, K. Nakano, and T.Hayashi. Logic evaluations as processing of queries using binary decision diagrams. IPS J SIG Notes, 96−89:31−38, 1996.
  163. Valery Viatkin, Tatsuya Hayashi, and Naohiro Ishii Event-driven improvement of response time for logic controllers Nagoya Institute of Technology, Technical report TR96−06, 1996
  164. Valery Viatkin, Koji Nakano, Tatsuya Hayashi Logic evaluations as processing of queries using binary decision diagrams Nagoya Institute of Technology, Technical report TR96−07, 1996
  165. Valery Viatkin, Koji Nakano, and Tatsuya Hayashi Evaluation of logic expressions based on event-oriented interpretation of marked functional diagrams, Nagoya Institute of Technology, Technical report TR96−08, 1996
  166. V.Viatkin, K. Nakano, and T.Hayashi. Optimized Processing of Complex Events in Discrete Control Systems using Binary Decision Diagrams, pages 445−450. International workshop on algorithms and architectures in real-time control, IFAC, 1997.
  167. V.Viatkin, K. Nakano, and T.Hayashi. Event-driven evaluation of combinatorial logic circuits. IPS J SIG Notes, 58−6:41−48, 1997.
  168. V.Viatkin, K. Nakano, T. Hayashi, and G. Ivanov. Event-oriented parallel logic computations for distributed real-time control systems, pages553.558. Proc. of International Conference on Parallel and Distributed systems, IASTED, 1997.
  169. V.Viatkin, K. Nakano, and T.Hayashi. Computation and on-line re-computation of boolean functions using decision diagrams. Submitted to IEICE Transactions, 1998.
  170. V.Viatkin, K. Nakano, and T.Hayashi. Event-driven evaluation of logic control programs based on binary decision diagrams. Submitted to Automatical 1998.
  171. V.Viatkin, K. Nakano, T. Hayashi, and G.Ivanov. Event-driven algorithms of incremental logic computations using generalized decision diagrams. To appear in proc. of UKACC International conference on CON-TROL'98, Swansea, U.K., 1998.
  172. V.Viatkin, K. Nakano, T. Hayashi, and G.Ivanov. Event-driven evaluation of orthonormal and non-orthonormal generalized decision diagrams. To appear in proc. of International workshop on discrete event systems,* IEE, Cagliary, Italy, 1998.
Заполнить форму текущей работой

Пора сдавать?