Примитивы. 
Язык AHDL

В языке AHDL в качестве готовых логических блоков могут быть использованы встроенные примитивы буферов и триггеров. Наиболее легко воспринимаемым способом их использования в описании устройства является объявление именованного экземпляра примитива в разделе переменных. После такого объявления в логическом разделе описания можно обращаться к портам (выводам) примитива.

Пример:

subdesign example5.

(.

data[3.0], clk: input;

outd: output;

).

variable.

a: dff; %объявление экземпляра примитива %.

begin.

a.d=data[0]; %подключение порта d примитива %.

a.clk=clk; %подключение порта clk%.

outd=a.q; %подключение выходного порта q примитива %.

Для корректного использования примитива необходимо знать имена, назначение и последовательность перечисления всех входных и выходных его портов.

• 1. Встроенные примитивы буферов. В языке AHDL определены следующие основные примитивы буферов:
  • * carry_sum — буфер переноса, обеспечивает аппаратное формирование переноса между соседними разрядами в устройствах типа сумматоров и счетчиков; примитив содержит два входа sin и cin (суммы и переноса) и два выхода sout и cout (выходных суммы и переноса);
  • * global — буфер глобальной цепи, обозначает что сигнал является глобальным синхронизирующим и должен распространяться по выделенной линии связи (global routing paths); содержит один вход in и один выход out; выход может подключаться к входам clk, clrn, prn, ena примитивов триггеров) или линиям разрешения чтения или записи памяти;
  • * lcell — буфер размещения логической ячейки, обеспечивает использование отдельной логической ячейки для сигнала; содержит один вход in и один выход out; буфер не может быть удален компилятором в ходе оптимизации схемы;
  • * soft — удаляемый буфер размещения логической ячейки, резервирует возможность использования логической ячейки, в случае, если компилятор установит целесообразность такого варианта; содержит один вход in и один выход out; в процессе компиляции или удаляется или заменяется на lcell;
  • * tri — буфер с третьим состоянием содержит сигнальный вход in, вход управления oe и выход out; если на вход oe подан высокий логический уровень (vcc), то выход out повторяет сигнал на входе in; если на входе oe установлен низкий логический уровень (gnd), то выход out переходит в третье состояние;
  • * opndrn — буфер с открытым стоком, содержит один вход in и один выход out; если на входе in установлен низкий логический уровень (gnd), то на выходе out также устанавливается уровень gnd; если на вход in подан высокий логический уровень (vcc) — на выходе устанавливается третье состояние.

В ранних версиях САПР фирмы Altera существовали и другие примитивы буферов, но в новых разработках их применять не следует.

2. Встроенные примитивы триггеров. Примитивы триггеров обеспечивают реализацию последовательностных устройств (устройств с памятью). В современных семействах FPGA фирмы Altera (ACEX 1K, Cyclone, FLEX 10K, HardCopy Stratix, Mercury, Stratix, Stratix II и Stratix GX) используется один примитив триггера — dffea. Все примитивы, определенные в языке AHDL, представлены в виде таблицы Таблица 1.

Примитив DFF (D-триггер типа Flipflop).

Примитив функции: FUNCTION DFF (D, CLK, CLRN, PRN), RETURNS (Q);

Таблица 2.

Qo = уровню Q перед тактовым импульсом.

Примитив DFFE.

Прототип функции: FUNCTION DFFE (D, CLK, CLRN, PRN, ENA) RETURNS (Q);

Таблица 3.

Примитив TFF (Триггер Т-типа, Flipflop).

Прототип функции: FUNCTION FFE (T, CLK, CLRN, PRN) RETURNS (Q);

Таблица 4.

Toggle — переключательный (счетный) режим Примитив TFFE.

Прототип функции: FUNCTION TFFE (T, CLK, CLRN, PRN, ENA) RETURNS (Q);

Таблица 5.

Примитив JKFF (Триггер JK-типа, Flipflop).

Прототип функции: FUNCTION JKFF (J, K, CLK, CLRN, PRN) RETURNS (Q);

язык файл триггер автомат Таблица 6.

Примитив JKFFE.

Прототип функции: FUNCTION JKFFE (J, K, CLK, CLRN, PRN, ENA) RETURNS (Q);

Таблица 7.

Примитив SRFF (Триггер SR-типа, Flipflop).

Прототип функции: FUNCTION SRFF (S, R, CLK, CLRN, PRN) RETURNS (Q);

Таблица 8.

Примитив SRFFE.

Прототип функции: FUNCTION SRFF (S, R, CLK, CLRN, PRN, ENA) RETURNS (Q);

Таблица 9

Примитив LATCH.

Прототип функции: FUNCTION LATCH (D, ENA) RETURNS (Q);

Таблица 10.

Порты d и clk всех триггеров и порт ena триггера-защелки должны быть обязательно подключены в устройстве. Все триггеры содержат единственный выходной порт q. Входные порты, в случае использования примитивов триггеров без объявления именованных экземпляров должны указываться в порядке, приведенном в таблице.

Входные порты d, t, j, k, s, r триггеров предназначены для подключения сигнальных линий данных. Порт clk предназначен для подачи сигнала синхронизации на триггеры. Триггеры перебрасываются в состояние, определяемое линиями данных, по переднему (возрастающему) фронту сигнала clk. При этом для триггеров с управлением синхронной загрузкой на входе ena должен быть установлен активный (высокий) уровень. В противном случае синхронная загрузка блокируется. Для триггера-защелки вход ena обеспечивает режим прозрачности при высоком уровне (сигнал на выходе триггера равен входному) и режим хранения при низком уровне.

Вход clrn предназначен для асинхронного сброса триггера (установки 0 на выходе). Активный уровень этого входа — низкий (gnd). Вход prn обеспечивает асинхронную установку триггера (1 на выходе). Активный уровень этого входа также gnd. Вход aload триггера dffea при уровне 1 включает режим асинхронной загрузки триггера данными со входа adata. Этот режим несовместим с активными уровнями (0) на входах clrn и prn. Входные порты d и clk триггеров, а также вход ena триггера-защелки должны быть обязательно подключены к каким-либо линиям устройства.

Для использования примитивов кроме способа, основанного на объявлении именованных экземпляров, в языке AHDL существует еще один, так называемый «вызов по ссылке». При его реализации имя примитива без предварительного объявления используется непосредственно в логическом уравнении. При этом имя примитива ставится справа от знака операции присваивания и воспринимается компилятором как его выходной порт (для триггеров это выход q). На входные порты примитива сигналы подаются путем указания имен подключаемых узлов в списке, представляющем собой временную группу. Этот список следует сразу же за именем примитива в круглых скобках. Положение узла в списке в порядке слева направо однозначно определяет внутренний входной порт примитива, к которому он подключается. Это положение строго задано описанием примитива (прототипом) и для триггеров представлено в рассмотренной ранее таблице.

Пример:

subdesign example6.

(.

clock, oe, data: input;

outa:output;

).

begin.

outa=dffea (data, clock, oe,);

В приведенном примере использован один триггер типа dffea. Выход триггера подключен к внешнему выходному порту outa. Вход d триггера подключен к внешнему входному порту data (первый элемент в списке), а вход clk — к внешнему порту clock (второй элемент). Входы clrn и prn, следующие по списку, оставлены неподключенными, так же как и последние по списку входы adata и aload. Вход ena, пятый по счету, подключен к внешнему входному порту oe.