Быстродействующие аналого-цифровые преобразователи

Параллельный АЦП.

Такой АЦП был использован в параграфе 14.1 для иллюстрации прямого способа преобразования, который является самым быстрым и позволяет за несколько (теоретически за один) тактов сформировать требуемый цифровой код. Для выявления его особенностей рассмотрим модифицированный вариант схемы трехразрядного АЦП, изображенный на рис. 14.29.

С помощью делителя из восьми резисторов опорное напряжение (/_оп делится на семь уровней, каждый из которых подается на инвертирующий вход соответствующего компаратора. Преобразуемое входное напряжение 1/_вх поступает на прямой вход каждого компаратора. Состояния компараторов зависят от уровня напряжения 17_вх и представляют собой восемь 7-разрядных кодовых комбинаций, которые приведены в табл. 14.3. Выходные напряжения компараторов поступают в преобразователь кодов, который формирует на выходе АЦП двоичный код, соответствующий уровню входного напряжения ?/_вх.

Как очевидно из рис. 14.29 и табл. 14.1, по мере увеличения входного напряжения 0_ВХ на ?/_оп/8 происходит установка очередного компаратора в состояние «1». При быстром нарастании (7_ВХ такая очередность не гарантируется из-за различия во времени задержки, т. е. компараторы могут переключаться в другом порядке. Для со;

Рис. 14.29. Трехразрядный параллельный АЦП.

Таблица 143

блюдения очередности переключения используют приоритетные шифраторы, которые не принимают во внимание единицы в младших разрядах, что позволяет избежать ошибки.

При непосредственном подключении приоритетного шифратора к выходу АЦП может также возникнуть ошибочный результат. Например, при переходе от выходного кода У₂Г, У₀ = 011 к 100 старший разряд Y₂ вследствие меньшего времени задержки может изменить свое состояние раньше других разрядов, а два младших — сохранить свое состояние Y_{Y₀= 11. В этом случае на выходе временно возникнет ошибочный код 111₂ (т.е. число 7₁₀ вместо 4₁₀), приводящий к ошибке почти в половину измеряемого диапазона. Указанную проблему устраняют путем использования:

• • сверхскоростных устройств выборки-хранения со временем выборки порядка 0,1 нс;
• • кода Грея, в котором две соседние кодовые комбинации отличаются значением только в одном разряде;
• • двухтактного цикла, когда сначала состояния выходов компараторов фиксируются, а затем, после установления состояния приоритетного шифратора, в выходной регистр записывается код Y₂Y_{Y₀.

Благодаря одновременному формированию всех разрядов выходного кода рассмотренный преобразовать часто называют одношаговым АЦП, АЦП флеш-типа (flash — миг, мгновенье, вспышка), АЦП мгновенного преобразования. Параллельные АЦП способны работать на частотах дискретизации 200 МГц и выше, позволяют получить 1,5 млрд отсчетов в секунду при времени задержки прохождения сигнала не более 2,2 нс [15, 57].

Главный недостаток параллельных АЦП состоит в том, что для получения iV-разрядного выходного слова требуется 2^N резисторов и 2^lV— 1 компараторов (4095 при N= 12). Наличие резистивного делителя напряжения с высокой точностью номиналов (около 0,02%) может потребовать трудоемкого и дорогого технологического процесса их подгонки. Большое количество используемых элементов обуславливает неэффективное использование площади кристалла микросхемы, значительную потребляемую мощность (свыше 5 Вт), а также высокую стоимость.

Последовательно-параллельные многоступенчатые АЦП позволяют в значительной степени упростить схемное решение преобразователя и сохранить достаточно высоким их быстродействие.

Классический двухступенчатый АЦП. Для упрощения АЦП с минимальными потерями быстродействия используют способ последовательно-параллельного преобразования. Проиллюстрируем его особенности на примере двухступенчатого АЦП с разрядностью 2N. Схема преобразователя для N=4 изображена на рис. 14.30, а.

В его состав входят:

• • два идентичных одношаговых А-разрядных преобразователя (АЦП, АЦП.,), построенных по параллельной схеме. При этом АЦП, выполняет грубое преобразование, формируя, А старших разрядов У_Т.У_Л, а затем АЦП., — точное преобразование, формируя, А младших разрядов К₃…У₀;
• • ЦЛП, предназначенный для получения напряжения П_ЦА||, соответствующего, А старшим разрядам кода. Напряжение 1/_ЦЛП отличается от II_т, т. е. содержит ошибку;
• • вычитатель или фиксатор ошибки (Д): П_д = П_вх — ?/_цлп;

Рис. 1430. Структурная схема двухступенчатого последовательнопараллельного АЦП (а) и временные диаграммы его работы (б)

• • усилитель в 2^Л' раз, используемый для создания одинаковых условий работы АЦП₂ и АЦП, в силу их идентичности. Благодаря усилению выравниваются диапазоны изменения входного напряжения и весовые коэффициенты младших разрядов приводятся в соответствие с коэффициентами старших;
• • составной регистр для хранения старших (СР) и младших (МР) разрядов выходного кода.

Принцип работы преобразователя проиллюстрирован на временных диаграммах, изображенных иа рис. 14.30, б. В первом такте на выходе АЦП, формируется Л' старших разрядов кода (У₇…У₄), которые по срезу импульса записываются в регистр СР. Разряды К₇…У₄ с помощью ЦЛП преобразуются в напряжение Ц_цл[|. На выходе вычитателя выделяется разностное напряжение и_А, которое после усиления поступают на вход АЦП₂. Эти процессы должны закончиться к концу первого такта. Во втором такте напряжение 1611_л с помощью АЦП₂ преобразуется в М-разрядный код младших разрядов (У₃…У₀), который по срезу второго такового импульса заносится регистр МР.

Таким образом, но сравнению с 2Л'-разрядным параллельным АЦП быстродействие рассмотренного преобразователя в два раза ниже. Но если для создания параллельного АЦП потребовалось бы 2⁸ — 1 = 255 компараторов, то для создания двухступенчатого последовательно-параллельного преобразователя — всего 2(2¹ — 1) = = 30 компараторов, т. е. выигрыш составляет более восьми раз.

Приведенную на рис. 14.30, а схему двухступенчатого АЦП нетрудно обобщить на большее количество ступеней. В мноступенчатых АЦП с подобной архитектурой на входе каждого АЦП следует включать устройство выборки и хранения.