Суперскалярные процессоры. 
Архитектура ЭВМ и систем

Процессор, составленный из нескольких операционных устройств, обеспечивающих одновременное выполнение команд в исполнительных конвейерах, называется суперскалярным процессором. Каждый конвейер обрабатывает одну из поступивших команд. В идеальном случае число одновременно выполняемых команд (работающих конвейеров) равно числу операционных устройств. Однако при выполнении реальных программ трудно обеспечить полную загрузку всех исполнительных конвейеров. Современные суперскалярные процессоры содержат от 4 до 10 различных операционных устройств, параллельная работа которых обеспечивает выполнение за один такт в среднем от 2 до 6 команд.

В суперскалярных процессорах производится выборка нескольких десятков команд, которые декодируются, анализируются и группируются для одновременной (параллельной) загрузки в исполнительные конвейеры. Обычно в процессорах имеется:

• • несколько устройств для выполнения целочисленных операции;
• • одно или несколько устройств для обработки чисел с плавающей точкой;
• • отдельные устройства для обработки специальных форматов видео- и аудиоданных;
• • устройства формирования адресов и выборки операндов для загружаемых команд.

Для повышения эффективности работы суперскалярных процессоров принимается ряд мер, в частности:

• • организуется предварительная (спекулятивная) выборка данных, которые записываются в специальные регистры. Эта мера позволяет заранее подготовить операнды для поступающих на исполнение команд;
• • изменяется порядок следования команд. Команды выполняются не в порядке их выборки из памяти, а по мере готовности необходимых операндов и исполнительных устройств. Позже поступившие команды могут быть выполнены ранее выбранных из памяти команд. Эта мера служит для обеспечения более полной загрузки исполнительных конвейеров. Для выдачи результатов в соответствии с исходной последовательностью поступления команд используется специальная буферная память;
• • вводятся дополнительные регистровые блоки, дублирующие регистры процессора. Эта мера позволяет реализовать одновременное обращение двух и более команд к одному регистру. При поступлении команд, которые обращаются к одному и тому же регистру, производится их переадресация к дублирующему регистровому блоку путем переименования регистров. В результате обеспечивается возможность одновременного выполнения команд обращения к одному и тому же регистру, что позволяет реализовать более эффективную параллельную работу исполнительных конвейеров.