Помощь в учёбе, очень быстро...
Работаем вместе до победы

Контроллерные сложно-функциональные блоки и их применение в составе СБИС класса «система-на-кристалле»

Диссертация: Контроллерные сложно-функциональные блоки и их применение в составе СБИС класса «система-на-кристалле»
ДиссертацияПомощь в написанииУзнать стоимостьмоей работы

России к 2015 году будет существовать реальная и востребованная рынком государственных закупок возможность производства современной электронной компонентной базы. Одна из конкретных задач этих программ заключается в подготовке технической базы для внедрения на основной части России цифрового телевидения (ЦТВ) к 2015 году. Это подразумевает создание базовых блоков (в том числе СнК), обеспечивающих… Читать ещё >

Содержание

  • СПИСОК СОКРАЩЕНИЙ
  • ГЛАВА 1. СНК — СОВРЕМЕННОЕ СОСТОЯНИЕ, ПРОБЛЕМЫ ^ПЕРСПЕКТИВЫ
    • 1. 1. Системы на кристалле — современное состояние
    • 1. 2. Маршрут проектирования СнК, программно-аппаратное проектирование
    • 1. 3. Обзор номенклатуры современных 8-разрядных RISC-процессоров / микроконтроллеров. Сравнительный анализ характеристик
    • 1. 4. Номенклатура существующих контроллерных СФ-блоков
    • 1. 5. Способы повышения производительности при помощи различных структур
    • 1. 6. Выводы и постановка задачи
  • ГЛАВА 2. ПРОЕКТИРОВАНИЕ КОНТРОЛЛЕРНЫХ СФ-БЛОКОВ
    • 2. 1. Методика проектирования программно-совместимых контроллерных СФблоков
    • 2. 2. Структурный синтез процессорного СФ-блока методом маршрутизации выполнения набора реализуемых команд
    • 2. 3. Проектирование моделей контроллерных СФ-блоков совместимых с
  • ATMegal 28 ?(ATMegal 03)
    • 2. 4. Структура и функционирование разработанных моделей Megal03 и Megal
      • 2. 4. 1. Организация работы ядра
      • 2. 4. 2. Реализация внутренней системной шины
    • 2. 5. Программная модель контроллерных СФ-блоков
      • 2. 5. 1. Общие сведения и карта памяти
      • 2. 5. 2. Регистры управления и состояния, прерывания
      • 2. 5. 3. Периферийные блоки
      • 2. 5. 4. Система команд и выполнение инструкций в тактах
    • 2. 6. Выводы по главе 2
  • ГЛАВА 3. ПАРАМЕТРИЗОВАННАЯ МОДЕЛЬ MEGA128C, ПРИМЕНЕНИЕ КОНТРОЛЛЕРНЫХ СФ-БЛОКОВ И ИХ ВЕРИФИКАЦИЯ
    • 3. 1. Анализ зависимости реализации ядра от его конфигурации
    • 3. 2. Методика проектирования систем-на-кристалле (СнК) с гибридной реализацией алгоритмов на базе моделей микроконтроллеров Mega 103 и
  • Mega
    • 3. 3. Перспективные направления расширения возможностей интегрирования контроллерных СФ-блоков в СнК
    • 3. 4. Методика верификации контроллерных СФ-блоков
    • 3. 5. Выводы по главе 3
  • ГЛАВА 4. ПРАКТИЧЕСКОЕ ПРИМЕНЕНИЕ РАЗРАБОТАННЫХ КОНТРОЛЛЕРНЫХ СФ-БЛОКОВ И ОЦЕНКА ХАРАКТЕРИСТИК
    • 4. 1. Реализация и тестирование СФ-блоков на ПЛИС
    • 4. 2. Предварительная оценка параметров СБИС
    • 4. 3. Управляющий контроллер для универсальной СБИС цифровой обработки в оптикоэлектронных системах
    • 4. 4. Тестовый стенд для верификации образцов управляющей СБИС
    • 4. 5. Блок управления универсальным декодером ЦТВ стандарта DVB-T
    • 4. 6. Поддержка стандартных и специализированных средств программирования, программная реализация интерфейсов
    • 4. 7. Выводы по главе 4

Контроллерные сложно-функциональные блоки и их применение в составе СБИС класса «система-на-кристалле» (реферат, курсовая, диплом, контрольная)

Современный уровень технологии производства интегральных микросхем обеспечил создание СБИС, состоящих из множества сложных узлов, объединенных в законченную систему — Систему-на-кристалле (СнК). Процесс создания таких систем принято называть СнК-проектированием. В таком процессе на передний план выходит проблема использования готовых, полностью верифицированных сложно-функциональных блоков (СФ-блоков), позволяющих собирать новые системы как конструктор и сместить возможность первичной функциональной верификации ближе к началу проектировочного цикла. Подобные СнК представляют собой высокопроизводительные системы обработки информации, пришедшие на замену РСВ-проектов (систем на плате), которые уже начинают исчерпывать свой потенциал по производительности. Решать задачу управления и координации действий отдельных узлов СнК между собой призваны различные блоки от конечных автоматов до высокопроизводительных 64-разрядных процессорных ядер. Поэтому создание различных управляющих модулей, а также методик их применения и верификации, эффективно используемых в различных задачах, является актуальной современной задачей и имеет важное народно-хозяйственное значение.

На решение проблем проектирования и производства СнК в частности направлены две целевые программы правительства РФ по поддержке электронной отрасли российской экономики [1,2,3]. Предполагается, что в.

России к 2015 году будет существовать реальная и востребованная рынком государственных закупок возможность производства современной электронной компонентной базы. Одна из конкретных задач этих программ заключается в подготовке технической базы для внедрения на основной части России цифрового телевидения (ЦТВ) к 2015 году. Это подразумевает создание базовых блоков (в том числе СнК), обеспечивающих кодирование/декодирование, приём/передачу видеосигналов в формате ОУВ-Т с СОРБМ демодуляцией. Подобная СнК должна содержать контроллерный блок, выполняющий задачи управления и согласования работы вычислительных модулей, входящих в её состав. Подобные решения относятся к классу бюджетных применений в бортовой электронике, устройствах системы управления и контроля доступом, системах оповещения и пультах управления, промышленных контроллерах, устройствах вывода аудио-видео информации [4]. При этом управляющая (процессорная) часть не выполняет большие объемы программного кода и не требует использования операционных систем.

В процессе проектирования СнК разработчик имеет возможность выбора следующих решений: самостоятельная разработка необходимых СФ-блоковпокупка СФ-блоков у ведущих разработчиков и производителей микросхемпоиск и применение СФ-блоков, предоставляемых в открытом доступе.

Каждый из этих вариантов имеет свои достоинства и недостатки. Самостоятельная разработка всех СФ-блоков может привести к увеличению сроков проектирования и задержке выпуска конечного изделия на рынок. Покупка СФ-блоков сопряжена с определенными финансовыми затратами, повышающими стоимость разработки. Применение" СФ-блоков, имеющихся в свободном доступе, возможно только после их тщательной верификации, что обычно требует значительных затрат времени. При выполнении каждого проекта разработчик должен провести оценку поставленных требований и имеющихся ресурсов, чтобы выбрать оптимальный вариант реализации СнК.

Цель диссертационной работы — создание универсальных контроллерных СФ-блоков для расширения номенклатуры компонентной базы и развития технологии проектирования СнК.

Основные задачи диссертации:

1. Разработка методики проектирования контроллерных СФ-блоков, обеспечивающих программную совместимость с популярной архитектурой микроконтроллеров.

2. Проектирование НОЬ-моделей контроллерных СФ-блоков.

3. Разработка параметризованного варианта модели и системы? интерактивной настройки, оценка эффективности её применения.

4. Разработка маршрута проектирования СнК на базе созданных контроллерных СФ-блоков.

5. Обеспечение аппаратно-программной поддержки основных интерфейсов и стандартных средств внутрисхемного программирования.

6. Разработка и реализация технологии верификации процессорных блоков.

7. Аппаратная реализация полученных моделей в виде ПЛИС и СБИС, их тестирование и оценка параметров.

Научная новизна диссертации:

1. Предложена методика проектирования контроллерных СФ-блоков с архитектурой и системой команд перспективных семейств микроконтроллеров для использования в качестве управляющей части СБИС цифровой обработки данных. Методика обеспечивает достижение полной программной совместимости с прототипом благодаря использованию предложенного метода маршрутизации выполнения групп команд на основе базовой функциональной модели, отражающей функционирование типичных представителей основных семейств микроконтроллеров.

2. Предложен способ настройки СФ-блоков для конкретного применения путём сокращения набора реализуемых команд, что позволяет снизить требование к ресурсам и повысить максимальную тактовую частоту контроллера. Способ учитывает наличие групп связанных инструкций в составе команд микроконтроллеров с архитектурой АУЯ.

3. Предложена методика верификации разработанных управляющих блоков, действующая на всех этапах проекта: при программном моделировании, создании прототипа на базе ПЛИС и реализации конечной заказной СБИС. Методика учитывает реальный набор используемых инструкций. Разработано программное обеспечение под MS Windows реализующее функции тестирования под управлением ПК.

4. Предложен универсальный способ адаптации СФ-блока к стандартным средствам программирования микроконтроллеров на базе программной эмуляции интерфейсов и протоколов. Разработаны Soft (синтезируемые аппаратно) и Software (программное обеспечение для ядра) модули для реализации интерфейсов и протоколов обмена, а также способ их отладки на базе ПЛИС.

Практическая значимость:

1. Разработаны и верифицированы универсальные контроллерные СФ-блоки, которые программно совместимы с широко применяемыми микроконтроллерами (МК) семейств Megal03 и Megal28 компании Atmel. Такие модели отсутствовали во время начала работ по реализации проектов СБИС. Их применение дает возможность создавать высокоэффективные системы цифровой обработки информации, а также модернизировать существующие дискретные системы, обеспечивая повышение их технических характеристик при реализации в виде СБИС СнК.

2. Предложена методика проектирования СФ-блоков, позволяющая создавать контроллерные модули, программно совместимые с популярными микроконтроллерами, путем коррекции базовой функциональной модели и базовых маршрутов функционирования для основных групп команд. Таким образом, обеспечивается возможность использования, существующих систем разработки и отладки программного обеспечения для таких контроллерных СФ-блоков.

3. Предложена методика верификации, которая позволяет проверить корректность функционирования процессорного ядра на всех стадиях проектирования и реализации проекта в виде ПЛИС или СБИС путём генерации тестовых векторов и их сравнения с эталонными значениями.

Разработанное программное обеспечение для СФ-блоков и ПК позволяет проводить запрос, чтение и анализ тестовых векторов под управлением ПК.

Внедрение результатов диссертации:

1. Проведена аппаратная реализация модели СФ-блока «Ме§ а103» в виде отдельной СБИС, предназначенной для модернизации существовавшей системы обработки видеоизображения с неохлаждаемой болометрической фоточувствительной матрицы. Реализовано управление блоком цифровой обработки, обслуживание интерфейсной части устройства (клавиатуры, обмена с ПК), формирование управляющих напряжений матрицы через модули ЦАП, управление шторкой закрытия объектива. Работа проводилась в рамках ОКР «Кристалл», выполнявшейся ^ ЗАО «ЦНИИ «Циклон» совместно с ЗАО «Ангстрем-СБИС».

2. Модель СФ-блока «Ме§ а128» использована для проектирования5 СнК декодера для цифрового телевидения (ЦТВ). Проект реализован аппа-ратно в виде СБИС и прошел полную верификацию. Структура блока дополнена модулем 12С, что служит примером встраивания функциональных блоков пользователя в систему. Процессорное ядро после загрузки программного обеспечения в ОЗУ программ по шине 12С из> внешнего источника выполняет инициализацию логики декодирования, управление процессом обработки радиосигнала, а также программную подстройку частоты и связь с ПК. Работа проводилась в рамках НИР «Разработка управляющего контроллера для системы на кристалле, реализующей функции декодера-демодулятора ЦТВ стандарта БУВ-Т» совместно с НИИ «Прогресс».

Основные положения, выносимые на защиту: 1. Методика проектирования моделей контроллерных СФ-блоков, программно совместимых с 8-разрядными ИБС микроконтроллерами популярных семейств, перспективных для использования в качестве управляющих модулей в составе СБИС класса СнК.

2. Способ адаптации моделей контроллерных СФ-блоков путём настройки набора периферийных блоков и сокращения системы выполняемых команд в соответствии с конкретными практическими задачами, решаемыми проектируемой системой, методика проектирования СнК на основе этих моделей.

3. Методика верификации разработанных управляющих СФ-блоков при моделировании на языке HDL и реализации в виде ПЛИС и СБИС. Способ тестирования СБИС с применением ПЛИС в качестве логического анализатора.

4. Верифицированные RTL-модели 8-разрядных контроллерных СФ-блоков с архитектурой микроконтроллеров семейств ATmegal03 и ATmegal28. Результаты испытаний ПЛИС-прототипов и образцов СБИС разработанных контроллерных СФ-блоков, которые подтверждают эффективность их использования в составе СнК.

4.7. Выводы по главе 4.

Проведена аппаратная реализация модели СФ-блока при выполнении ОКР «Кристалл» по разработке СБИС для модернизации системы обработки видеосигналов, поступающих от неохлаждаемой болометрической фоточувствительной матрицы. Для реализации проекта использовалась модель Mega 103, обеспечивающая управление работой блока цифровой обработки БЦО, обслуживание интерфейсной части устройства (клавиатуры, обмена с ПК), формирование управляющих напряжений матрицы через модули ЦАП, управление шторкой закрытия объектива. Изготовлены и испытаны опытные образцы СБИС-Размер кристалла составил 4×4 мм без учета площади контактных площадок (использовался корпус со 144 выводами).При-этом контроллерный СФ-блок и память ОЗУ 4Кх8 потребовали порядка 1 мм площади, а максимальная тактовая частота составила 60 МГц.

Модель СФ-блока интегрирована в СнК декодера-демодулятора ЦТВ в рамках НИР «Разработка управляющего контроллера для системы на кристалле, реализующей функции декодера-демодулятора ЦТВ стандарта БУВ-Т» выполнявшейся в НИИМА «Прогресс». Впроектируемой системе на кристалле использована модель контроллерного СФ-блока Megal28, который дополнен модулем- 12С, что является примером встраивания в архитектуру модели собственных функциональных блоков. Процессорное ядро выполняет инициализацию и управление процессомобработки получаемого радиосигнала^ включая программную подстройку частоты, а также связь с ПК. Гибкость системы обеспечивается’путем загрузкипрограммного обеспечения процессорным ядром из внешнего' источника при инициализации системы. Проект СБИС реализован средствами САПР компании Саёапсе, прошел полную верификацию, изготовлена и успешно прошла испытания партия опытных образцов. КонтроллерныйСФ-блок с ОЗУ программ 8Кх16, ПЗУ программ 512×16 и ОЗУ данных 4Кх8 занимает на кристалле площадь 0.87 мм2. Максимальная тактовая частота составила 72 МГц, а потребляемая мощность — 18 мВт на рабочей частоте 57,8 МГц, что соответствует потреблению МК ATMegal28L на частоте 4 МГц.

Анализ полученных параметров СБИС и ПЛИС показал следующее: ¦ настройка модели при реализации в виде СБИС целесообразна для повышения максимальной тактовой частоты и не дает существенного уменьшения площади, основную часть которой занимают блоки ОЗУнастройка СФ-блока при реализации на ПЛИС позволяет существенно снизить занимаемые ресурсы при «условии синтеза модулей ОЗУ на базе блочной памяти ВИАМ.

Для заполнения памяти" программ контроллерныхСФ-блоков разработана универсальная методика обеспечения, совместимости со стандартными средствами программирования от производителей МК, которая использует аппаратные ресурсы или программную эмуляцию интерфейсов. Предложена методика верификации протокола, путём использования ПЛИС в качестве логического анализатора диаграмм. внешних и внутренних сигналов.

Заключение

.

Основные научные и практические результаты. диссертационной-работы, заключаются в следующем:

1. Обоснованыпреимущества использования при1 проектировании ОнК универсальных контроллерных СФ-блоков с архитектурой и системой команд перспективных семейств микроконтроллеров. Разработана1 методика их проектирования’на базе структурного-синтеза-процессорного «модуля-методом маршрутизации выполнения набора реализуемых команд.,.

2. Разработаны две модели контроллерных СФ-блоков, программно совместимых. с МК АЬпеЬ АТте§ а103 (упрощенная модель для программ-управления, не требующих сложных вычислений) и ATMegal28 (наиболее полно раскрывающая возможности архитектуры АУЯ). Разработана и отлаженабиблиотека периферийных ЯТЬ-модулей МК АйпеГ, включая контроллер внешних прерыванийи интерфейсные блоки- (Т¥-1, 8Р1, илят).

3. Разработана параметризованная модель, СФ-блока Ме§ а128С, позволяющая проводить настройку функциональности ядра (с учетом групп связанных инструкций) и набора периферийных блоков., Исследована возможность. реализации АУК-совместимых контроллерных СФ-блоков на ПЛИС, проведен расчет и анализ параметров таких системПоказано, что исключением нескольких, инструкцийкоторые могут быть замещены комбинацией других команд, достигается увеличение максимальной тактовой частоты на 39% и снижение занимаемой площади на 34%. Разработана интерактивная среда настройки параметризованной модели, позволяющая в наглядной форме редактировать, структуру модели, корректировать карту памяти и создавать конфигурационный Уеп^-файл.

4. Для разработанных моделей контроллерных СФ-блоков с учетом их особенностей предложен маршрут построения СнК. Эффективное применение моделей обеспечивается^ полной настройкой под требования проекта. Для этого разработаны средства анализа? машинного < кода, позволяющие исключить, из набора команд процессорного ядра неиспользуемые инструкции. При-: этом уменьшается занимаемая площадь кристалла, повышается максимальная, тактовая частотаи снижается время реакции и обработки внешних сигналов.

5. Разработана программная методика тестирования контроллерного СФ-блока, позволяющая проверять работоспособность процессорного! ядра' (корректность исполнение инструкций) на всех стадиях проектирования, а также непосредственно в составе конечной системы при помощи обмена с СФ-блоком через параллельный порт или интерфейс иАЯТ. В соответствии с данной методикой разработаны: программа тестирования СФ-блока, формирующая четыре тестовых вектора на каждую из групп команд АVII, программа-анализатор для ПК, производящая запросы выработки этих векторов, их получение и сравнение с эталонными значениями. Разработана специализированная плата для тестирования образцов СБИС.

Проведена аппаратная реализация модели СФ-блока «Mega 103». Получены опытные образцы СБИС по технологии КМОГ1 0.25 мкм, испытания которых, подтвердили? работоспособность разработанноймодели: контроллерного СФ-блока и показали его болеевысокуюпроизводительность по сравнению прототипом: максимальная тактовая частота 60 МГц против 16 МГц (ATmegal 03);

На базе модели «Megal28» разработан управляющий контроллер для системы на кристалле, реализующейфункции COFDM декодера-демодулятора ЦТВ стандарта! DVB-T. Проектреализован средствами-САПР Cadance, прошел верификацию, изготовлены и испытаны опытныеобразцы в виде СБИС по технологии КМОП 0,13 мкм. Согласно проектнымданным контроллерный? СФ-блока с памятью программи данных о * занимает площадь 0.87 мм, его максимальная тактовая частота? составляет- 72 МГц (у. прототипа 16 МГц), потребляемая мощность 18 мВт при частоте 57. 8 МГц (прототипа ATMegal28L имеет такое же потребление: на рабочей частоте 4 МГц).

Предложен: способадаптации СФ-блока. к средствам внутрисхемного! программирования? микроконтроллеров, позволяющий реализовать интерфейсы и протоколы обмена стандартных: программаторов-: Разработаны Soft (синтезируемые): и Software (программные) блоки, которые позволяют выполнять программирование разработанных контроллерных СФблоков по протоколу ISP с помощьюстандартного программатора: AVRISPmkll (при использовании аппаратного модуляSPI и с применением его программной эмуляции на базе параллельного порта ввода-вывода);

Показать весь текст

Список литературы

  1. Федеральная целевая программа «Национальная технологическая база» на 2007 2011 годы. — Постановление Правительства РФ от 29 января 2007 г. № 54.
  2. Концепция федеральной целевой программы «Развитие электронной компонентной базы и радиоэлектроники» на 2008 2015 годы. — Распоряжение Правительства РФ от 23 июля 2007 г. № 972-р.
  3. Федеральная целевая программа «Развитие электронной компонентной базы и радиоэлектроники» на 2008 2015 годы. — Постановление Правительства РФ от 26 ноября 2007 г. № 809.
  4. Р. Пахолков, В. Мозолевский Современная система-на-кристалле основа успешного продукта. — http://www.promwad.com/library/system-on-chip-basis-successful-product-ru.html
  5. В.Г. Немудрое, Г. Мартин Системы-на-кристалле. Проектирование и развитие. Техносфера, 2004. — 216с.
  6. А.В. Бухтеев, В. Г. Немудрое Системы на кристалле. Новые тенденции // Электроника: Наука, Технология, Бизнес — 3/2004. — с.52−56.
  7. М. Бадин, Д. Воронков, А. Руткевич, М. Сеченко, В. Стешенко, Г. Шишкин Платформенный принцип проектирования СБИС и ПЛИС. Часть 1 // Электронные компоненты, № 1, 2008. — с. 17−22.
  8. М. Бадин, Д. Воронков, А. Руткевич, М. Сеченко, В. Стешенко, Г. Шишкин Платформенный принцип проектирования СБИС и ПЛИС. Часть 2 // Электронные компоненты, № 3, 2008. с.130−135.
  9. V. Madisetti, С. Arpnikanondt A platform-centric approach to system-on-chip (SoC) design // Springer Science + Business Media, Inc., 2005. — 205c.
  10. А. Попович Применение технологии разработки систем на кристалле на платформе ПЛИС // Компоненты и технологии № 4, 2004.
  11. N. S. Voros, К. Masselos System Level Design of Reconfigurable Systems-on-Chip// Springer, 2005.-231c. ' ,
  12. IP-cores http://ru.wikipedia.org/wiki/IP-cores
  13. A.B. Бухтеев Методы и средства проектирования систем на кристалле // Chip News, № 4- 2003. с.4−14.
  14. Н. Д. Евтушенко, В. Г. Немудрое, И. А. Сырцов Методология проектирования систем на кристалле. Основные принципы, методы, программные средства// Электроника, № 3, 2003.
  15. В, Стешенко, А. Руткевич, Е. Гладкова, Г. Шишкин,^ Д. Воронков Проекiтирование СБИС типа «система на кристалле». Маршрут проектирования. Синтез схемы. Часть 1 // Электронные компоненты, № 1, 2009.' с. 1421.
  16. В. Стеьиенко, Руткевич А. Опыт разработки СБИС типа СнК на основе встроенных микропроцессорных ядер // Компоненты и технологии, 2008, № 10. с.66−71.
  17. Ж. М. Рабаи, А. Чандракасан, Б. Николич Цифровые интегральные схемы. Методология проектирования. -Вильяме, 2007 г. 912с.
  18. Architecture Platforms http://www.atmel.com/products/asic/designJlow.asp
  19. С. Заводское, А. Руткевич, М. Синельникова, В. Стешенко, Г. Шишкин ПЛИС и СБИС в системах ЦОС: интеграция функций, аппаратные платформы и сопряженное проектирование // ChipNews, 2008, № 2. с.31−35.
  20. В. Neifert Accelerated IP Model Development. http://www.design-reuse.com, 2007.
  21. Y. Aoudni, K. Loukil, G. Gogniat, J.L. Philippe, M. ./Шб/Mapping SoC architecture Solutions for an Application based on PACM Model // Industrial Electronics, 2006 IEEE International Symposium on, Volume 4, 2006. c.3287−3292.
  22. A. Yassine IP Processor Core Platform Selection According to SoC Architecture: a case study. http://www.design-reuse.com, 2005.
  23. A. Chandrakasan, W. J. Bowhill, F. Fox Design of High-Performance Microprocessor Circuits. Wiley-IEEE Press, 2000. — 584c.
  24. Г. Г. Казённое Основы проектирования интегральных схем и систем. М.: БИНОМ. Лаборатория знаний, 2005. — 295с.
  25. Complex instruction set computing http://en.wi1dpedia.org/wiki/ComplexInstructionSetComputer
  26. С. Богуш, М. Дябин, И. Панкратов Микроконтроллер В41: система-на-кристалле для портативных радиоустройств // Электронные компоненты, № 3, 2006. с.55−58.
  27. В. Б. Бродин, И. И. Шагурин Микроконтроллеры: архитектура, программирование, интерфейс. -М.: ЭКОМ, 1999. 400с.
  28. B.C. Яценков Микроконтроллеры Microchip. — М.: Горячая линия Телеком, 2002. — 296с.
  29. И. Кривченко Микроконтроллеры общего назначения для встраиваемых приложений производства. Atmel Corp. // Электронные компоненты. -2002, № 5, с.69−73.
  30. Е.К. Александров, Р. И. Грушвицкий, М. С. Куприянов и др. Микропроцессорные системы. СПб.: Политехника, 2002. — 935с.35: И. Кривченко, Е. Ламберт AVR-микроконтроллеры: семь ярких лет-становления. Часть 1. // Компоненты и технологии. — 2004, № 1, с.69−73.
  31. И. Кривченко, Е. Ламберт, Р. Золотухо AVR-микроконтроллеры: семь ярких лет становления. Часть 2. // Компоненты и технологии. 2004, № 2, с.120−12.
  32. A.B. Евстифеев Микроконтроллеры- AVR семейств Tiny и Mega фирмы ATMEL. Додэка-ХХГ. — 2004.
  33. С. Гаврилюк Микроконтроллеры в России: вчера, сегодня, завтра. // Компоненты и технологии. 2000, № 3, с.22−26. 4
  34. А. Емелин Микроконтроллеры с архитектурой MCS51 // Электронные компоненты. 2002, № 4, с. 33−37.
  35. А. Щукин, А. Максимов, В. Воробьев Микроконтроллеры фирмы Intel. // Электронные компоненты. 2002, № 5, с. 55−57.
  36. В.В. Нерода, В. Э. Турбинский, Е. Л. Шлыков Однокристальные микроЭВМ MCS-51. Архитектура. -М.: Диджитал Компоненте., 1995. 164с.
  37. И.И. Шагурин, М. О. Мокрецов Семейство 8-разрядных микроконтроллеров, 68НС08/908 фирмы Motorola. // Электронные- компоненты. -2003, № 7, с.79−84.
  38. Т.В: Ремизевич Микроконтроллеры для встраиваемых- приложений: от общих подходов к семействам НС05 и НС08 фирмы Motorola. — M.: ДО-ДЭКА. — 2000. — 272с.
  39. И:И. Шагурин Современные микроконтроллеры и микропроцессоры Motorola. M.: Горячая линия — Телеком, 2004. — 952с.
  40. М. Предко Руководство по микроконтроллерам. Том 1 // Пер. с англ. под ред. И. И. Шагурина и С. Б. Лужанского М.: Постмаркет, 2001. — 416с.
  41. М. Предко Руководство по микроконтроллерам. Том 2 // Пер. с англ. под ред. И. И. Шагурина и С. Б. Лужанского — М.: Постмаркет, 2001. — 488с.
  42. В.Б. Бродин, A.B. Калинин Системы на микроконтроллерах и БИС программируемой логики // М.: ЭКОМ, 2002. 400с.
  43. Microcontroller ENGINEERING REVIEW // Maxim Integrated Products, Inc.
  44. Сайт ARM The Architecture For The Digital World: http://www.arm.com
  45. Сайт FPGA and CPLD Solutions from Xilinx, Inc.: http://www.xilinx.com'
  46. MicroBlaze Processor Reference Guide Embedded Development Kit EDK 10.li.
  47. В. Зотов MicroBlaze семейство тридцатидвухразрядных микропроцессорных ядер, реализуемых на основе ПЛИС фирмы Xilinx // Компоненты и технологии № 9, 2003.
  48. В. Зотов Создание проекта микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx // Компоненты и технологии № 6, 2004.
  49. PicoBlaze 8-bit Embedded Microcontroller User Guide.
  50. И. Каршенбойм Микроконтроллер для встроенного применения NIOS. Часть 1. Регистры и доступ к данным // Компоненты и технологии № 8, 2002.-с. 106−110.
  51. И. Каршенбойм Микроконтроллер для встроенного применения" NIOS. Часть 2. Команды перехода, исключения, конвейер и команды, определяемые пользователем // Компоненты и технологии № 9, 2002. — с.60−65.
  52. Сайт FPGA CPLD and ASIC from Altera: http://www.altera.com
  53. Сайт Tensilica Tensilica: Customizable Processor Cores for the Dataplane: http://www. tensilica. com
  54. Steve Leibson Designing SOCs with configured cores: unleashing the Tensilica Xtensa and’Diamond cores // 2006. — 320c.
  55. Сайт Design And Reuse, The Web’s System-On-Chip Design Resource IP, Core, System-On-Chip: http://www.design-reuse.com
  56. Сайт 32 and 64-bit Cores MIPS Technologies — MIPS Everywhere — MIPS Technologies: http://www.mips.com/products/cores/32−64-bit-cores/
  57. Сайт Virage Logic | Products & Solutions | Configurable Cores | Overview: http://www. viragelogic. com/render/content. asp? pageid=z843
  58. Сайт IP Cores product list from CAST, Inc.: http://www.cast-inc.com/ip-cores/index. html
  59. И.И. Шагурин, В. О. Канышев, А. А. Родионов Применение IP-библиотек для проектирования СнК // Электронные компоненты. 2009. № 1. с.22−25.
  60. Leon3 Processor Aeroflex Gaislerwww.gaisler. com/cms/index.php?option=comcontent&task=view&id=13&Ite mid=53
  61. Сайт Home: OpenCores: http://www.opencores.org
  62. И. Шагурин, В. Шалтырёв, А. Волов «Большие» FPGA как элементная база для реализации систем на кристалле. // Электронные компоненты, № 5, 2006, с.83−88.
  63. Р. Несс Ежегодное исследование рынка встраиваемых систем. // Электронные компоненты, 2007, № 11, с.69−77.
  64. I. Ferguson Architectural-design consideration for implementing hardware acceleration // EDN 29.09.2005 — c.83−86.
  65. M. T. Trader How to calculate CPU utilization http://www.embedded.com/columns/technicalinsights/23 900 614?requestid=l 80 843
  66. И. Каршенбойм Микропроцессор своими руками 2. Битовый процессор. Части 1,2 // Электронные компоненты, № 6,8, 2003.
  67. И. Каршенбойм Микропроцессор своими руками 3. Ассемблер и софт симулятор. Части 1,2 // Электронные компоненты, № 3,4, 2006.
  68. И. Каршенбойм Микропроцессор своими руками 4. Как отладить встроенный в FPGA микроконтроллер. Части 1,2,3 // Электронные компонент-ты, № 9,10,11, 2006.
  69. И. Каршенбойм Микропроцессор своими руками 5. По поводу начала проекта встроенного в FPGA-микроконтроллера. Части 1,2,3,4 // Электронные компоненты, № 4,5,6,7, 2007.
  70. И. Каршенбойм Микропроцессор своими руками. Части 1−2 // Электронные компоненты, № 6−7, 2002.
  71. A.B. Rey A very simple 8-bit RISC processor forFPGA // Polytechnic University of Cartagena, 2006.
  72. A.B. Лебедев, И. И. Шагурин Методика функционального тестирования СБИС микроконтроллеров и микропроцессоров при проведении радиационных испытаний.//Инженернаядфизика- 2008, № 2,с. 49−55:
  73. М- Keating, P. Bricaiid Reuse Methodology Manual, for System-on-a-Chip Designs // Springer, 3rd edition,(June 30, 2002) 292 pages:
  74. Virtex 4 LC Development Board User Guide // Memec.
  75. Virtex 4 LC Development Board — Schematics // Memec.89: Virtex 4 FPGA User Guide//Xilinx.
  76. В.Ю. Зотов Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в САПР WebPack ISE. М.: Горячая линия — Телеком. 2003. — 624с.
  77. С. Дуглас Особенности архитектуры нового семейства ПЛИС Virtex-5 // Электронные компоненты, № 4, 2007. с.105−108.
  78. Б. Коноплев, А. Ковалев, А. Будяков Комплект СФ-блоков для систем обработки и криптозащиты цифровых сигналов // Электронные компоненты, № 2, 2007. с.47−54.
  79. И. Корнеев, В. Немудрое, В. Полъщикое, О. Лагутин Специализированная СБИС типа «система на кристалле» основа цифрового навигационного приемника Глонасс/GPS // Электронные компоненты, № 46 2007. — с.81−85.
  80. AMBA Specification (Rev 2.0) // ARM Limited. 1999. — 230c.
  81. E.A. Суворова, Ю. Е. Шейнин Проектирование цифровых систем на VHDL. СПб.: БХВ-Петербург, 2003. — 576с.96. AHB-Lite Overview.
  82. WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores // OpenCores.
  83. CoreConnect Bus Architecture // IBM Microelectronics.
  84. С. Дханани Маршрут проектирования систем видеоизображения на базе ПЛИС // Электронные компоненты, № 1, 2008. с.43−46.
  85. Д. Катц, Р. Джентайл Фундаментальные основы обработки видеоизображения. Часть 1 // Электронные компоненты, № 2, 2008. — с.32−39.
  86. Д. Катц, Р. Джентайл Фундаментальные основы обработки видеоизображения. Часть 2 // Электронные компоненты, № 3, 2008. с. 106−111.
  87. Перечень стандартов DVB. http://www.dvb.org/technology/standards/
  88. Т. До Проектирование беспроводных систем цифрового вещания с использованием универсальных ПЛИС // Электронные компоненты, № 4,2008. с.64−67.
  89. A.A. Родионов, И. И. Шагурин Контроллерные СФ-блоки для реализации функций управления в СБИС // Известия высших учебных заведений. Электроника. -МИЭТ, 2009, № 1 (75). С.59−66.
  90. Atmel Megal28 Specification.
  91. Atmel Megal03 Specification.111. if. Каршенбойм JTAG-тестирование. Части 1−4 I ! Современная электроника, № 2−5, 2007.
  92. И. Каршенбойм Виртуальные кнопки и светодиоды, или неизвестное обо всем известном JTAG-сканировании // Компоненты и технологии, 2005, № 6. с.56−61.
  93. AVRISP mkll User Guide // Atmel.
Заполнить форму текущей работой

Пора сдавать?