Виды и организация полупроводниковой памяти

Существует большое число технических средств хранения и обмена цифровыми данными, основанных на различных физических эффектах. Прогресс в области вычислительной техники предъявляет постоянно растущие требования по увеличению информационной емкости ЗУ, повышению их быстродействия, уменьшению энергопотребления при условии снижения стоимости.

Полупроводниковые ИМС ЗУ занимают доминирующее положение среди устройств внутренней памяти вычислительных средств, что обусловлено их технологической, конструктивной и электрической совместимостью с блоками вычислительной системы. Планарная полупроводниковая технология позволяет сформировать элементы памяти, каждому из которых отведена локальная область полупроводника. Регулярная структура расположения однотипных ЭП обладает наибольшей плотностью упаковки и обеспечивает максимальную емкость на ограниченной площади кристалла. Существующий высокий конструктивно-технологический уровень полупроводниковых ЗУ развивается в направлении снижения минимального нормативного технологического размера за счет применения медных линий связи, многоуровневой системы межсоединений, а также схемотехнических методов (оптимальной схемы элемента и структуры накопителя, пониженного напряжения электропитания, рациональной трассировки межсоединений).

При разработке ИМС ЗУ большой информационной емкости и стремлении повысить степень интеграции проявляются фундаментальные физические и конструктивные ограничения, связанные с протяженностью переходных областей, максимальным значением напряженности электрического поля и другими факторами. Повышение быстродействия ИМС ЗУ с максимальной степенью интеграции ограничено в первую очередь рассеиваемой в кристалле мощностью, которая не должна превышать отводимую тепловую мощность. При естественном охлаждении рассеиваемую мощность можно оценить значением 2 Вт/см². При оценочных расчетах быстродействие элементов можно характеризовать временем переключения т, зависящим от паспортного параметра ИМС — энергии переключения А — Рт, где Р — средняя мощность, потребляемая элементом. Схемотехнические методы снижения потерь мощности элементов сводятся в основном к уменьшению напряжения электропитания, что приводит в свою очередь к снижению амплитуды рабочих сигналов и уменьшению логического перепада.

Для распространенных микросхем на базе МДП-технологии основное потребление элементом энергии приходится на режимы переключения, длительность которых зависит от значений емкостей структуры и разрядных (переходных) токов. В системах с матричной организацией основное влияние оказывают емкости формирующих схему ЗУ линий связи (шин), обладающих большой протяженностью (например, при площади кристалла 1 см² общая длина соединений может составлять единицы метров) и занимающих до 70% площади. Значения емкостей зависят от параметров линий связи, т. е. материала, расположения и размеров проводников (длины, ширины, зазора). Существенную роль в повышении быстродействия ЗУ играет рациональное размещение линий связи.

Разработчик электронных вычислительных средств создает систему памяти с заданными свойствами на основе типовых промышленных микросхем ЗУ с использованием иерархического и модульного принципов их построения. Структура и параметры используемых модулей определяют основные характеристики ЗУ в целом (аппаратные затраты, быстродействие, надежность, стоимость). Сложные и, как правило, противоречивые требования к системам памяти индивидуальных вычислительных средств привели к разработке для определенных областей применения множества разновидностей ЗУ, среди которых можно выделить группы с различными свойствами: функциональным назначением, конструктивно-технологическим исполнением, структуре и т. д.

По способу организации адресного доступа к элементам памяти различают ЗУ с последовательным и произвольным доступом. При последовательной выборке установлена жесткая очередность обращения к определенной ячейке или слову, т. е. группе ЭП. Например, в магазинных регистровых ЗУ с регистровыми (Рг) элементами памяти происходят последовательное во времени заполнение элементов данными DI, их перемещение и чтение в соответствии с правилами:

• 1) последним вошел — первым вышел (LIFO) для выходных данных DO
• 2) первым вошел — первым вышел (FIFO) для выходных данных П0₂ (рис. 15.2).

Рис. 15.2. Регистровое ЗУ с последовательным выбором

Все ячейки опрашиваются за период обращения, и повторный выбор возможен только спустя этот интервал времени.

В общем случае конструктивно завершенное ЗУ большой емкости можно представить как объединение накопителя, содержащего массив ЭП, и схемы управления (СхУ), обеспечивающей операции записи и чтения данных в соответствии с адресом (/4₀,…, Л") (рис. 15.3).

Схема управления, включающая мультиплексированные регистры хранения адресов и данных, дешифраторы кода адресов строк (DC_X) и столбцов (DC_y), усилители записи-чтения, формирователи адресных сигналов, усилители сигналов входных (DI) и выходных (DO) данных, логические схемы выборки (CS) и разрешения (W/R), может занимать до половины площади кристалла ЗУ.

Рациональной с точки зрения занимаемой площади является регулярная матричная структура накопителя, логическая организация которой обеспечивает возможности доступа к конкретному ЭП при двухкоординатной выборке или группе ЭП при словарной выборке. Организация ЗУ отражена в паспортных данных (например, память 256×1 означает ЗУ емкостью 256 бит с произвольной двухкоординатной выборкой одноразрядных данных, а память 32Кх8 означает ЗУ емкостью 256 кБ, или 256 • 1024 бит, с записью или считыванием данных 8-разрядными словами, т. е. байтами).

Требования к информационной емкости ЗУ могут превосходить возможности одной ИМС как по числу хранимых слов, так и по их разрядности. Для удовлетворения заданных требований ИМС ЗУ объединяют в модули, которые вместе с управляющим устройством образуют функциональный блок памяти.

Схема объединения модулей зависит от типа организации ИМС ЗУ: одноразрядные (с матричной организацией) и многораз;

по 8 бит рядные (со словарной организацией). При словарной организации в матрице ячеек накопителя объемом NXNвыделено т слов с п разрядами каждое, причем тп = N². Например, ЗУ с организацией 128×8 бит содержит 128 слов по 8 бит каждое в матрице накопителя емкостью 32×32 бита (рис. 15.4).

Адресные шины разделены на две части: первая задает код выбора строки, а вторая определяет номер селектора 4:1 (MUX₀,…, MUX₇), подключающего заданное слово (группу ЗЭ) через усилители записи-чтения к шинам данных.

Обычно ЗУ с матричной организацией имеют единственную линию данных и позволяют производить запись/чтение данных побитно в соответствии с адресом. Большие блоки памяти достаточно просто построить на базе одноразрядных ИМС с помощью наращивания разрядности до требуемого уровня путем объединения одноименных адресных и управляющих входов. Такое соединение обеспечивает минимальную емкостную и токовую нагрузку вследствие отсутствия параллельного соединения шин данных.

Для наращивания числа хранимых слов в блоке, состоящем из одинаковых ИМС, объединяют одноименные управляющие входы и соединяют параллельно шины данных на входе и выходе для образования входной и выходной шин блока (рис. 15.5).

Адресное пространство блока расширяется путем добавления старших разрядов, которые используются для выбора соответствующей микросхемы. ЗУ с такой организацией носят название страничных. Это отражает процесс заполнения модулями в соответствии с номером страницы, задаваемой кодом старших разрядов адреса А₆, Л₇.

Наращивание числа слов привело к возрастанию аппаратных затрат (введение дешифратора и дополнительных линий), а парал;

лелъное соединение ряда линий передачи сигналов привело к увеличению емкостной нагрузки на элемент.

При построении системы памяти для уникальных ЦВУ приходится решать задачу аппаратного распределения ресурса памяти между модулями различных типов (ВЗУ, ПЗУ, ОЗУ). Взаимодействие различных устройств в единой системе возможно при обеспечении их организационной (одинаковых форматов данных, совпадении протоколов), конструктивно-технологической, аппаратной и электрической совместимости. Свойства БИС ЗУ характеризуются информационной емкостью и организацией памяти, быстродействием, энергозависимостью хранения, типом корпуса и подключаемой магистрали (интерфейса), напряжениями электропитания и уровнем потребления.

Микросхема ЗУ как элемент электронной аппаратуры описывается электрическими параметрами, характеризующими режимы работы, совокупность управляющих сигналов и способы сопряжения с другими узлами. Статические параметры ЗУ, определяемые соответствующими параметрами элементов накопителя и управляющих устройств, включают номиналы и допуски питающих напряжений, потребляемые от источников токи, логические уровни напряжений и токов, коэффициенты разветвлений и объединения. Динамические характеристики представляют собой зависимости от времени последовательностей сигналов управления в различных режимах работы и описываются такими параметрами, как длительности импульсов на всех входах и их взаимное распределение.

Указанные характеристики и параметры, приведенные в нормативно-технической документации для конкретной ИМС ЗУ, становятся доступными после выбора типа памяти. На начальной стадии распределения ресурсов памяти между различными типами используют сравнительные характеристики, описывающие основные свойства ЗУ, и их соответствие требованиям к устройству в целом.

Работу вычислительных систем определяет программа, находящаяся в ПЗУ, предназначенном для хранения редко изменяющихся данных. Если ПЗУ с предварительно занесенными данными позволяет производить только их считывание, то его относят к группе типичных ПЗУ, или ROM (Read Only Memory). Одним из свойств ПЗУ является энергонезависимость, т. е. способность хранения данных при отключении электропитания. Извлечение данных из элементов памяти может сопровождаться их стиранием (однократное чтение) или сохранением состояния, обеспечивающим возможность многократного чтения. Разработан ряд типов ПЗУ, удовлетворяющих указанному условию и взаимно дополняющих друг друга.

В запоминающих устройствах с прямой произвольной выборкой (ЗУПВ), называемых в зарубежной литературе Random Access Memory (RAM), обращение производится непосредственно по заданному адресу, причем скорости записи и считывания не зависят от местоположения элемента в накопителе. В некоторых ЗУ осуществляют ассоциативный выбор данных, когда поиск информации производят по ее смыслу, заданному некоторым признаком.

Программируемые изготовителем масочные ПЗУ имеют более простую структуру, высокую надежность и низкую стоимость по сравнению с другими типами постоянной памяти. Их целесообразно использовать в изделиях, предназначенных для серийного производства. Для малого числа изготавливаемых приборов удобно использовать однократно программируемые пользователем ПЗУ, которые позволяют заносить индивидуальные данные на этапе разработки приборов. В системах, алгоритмы работы которых могут изменяться, удобными являются многократно программируемые ПЗУ (репрограммируемые ПЗУ — РИЗУ). РИЗУ с ультрафиолетовым стиранием применяют в вычислительных устройствах с весьма редким изменением алгоритма работы, так как для полного стирания информации необходимо извлечение ИМС из устройства и облучение ультрафиолетовым светом в течение значительного времени (минут). Электрическистираемые РПЗУ (ЭРПЗУ) удобны при разработке опытных образцов и уникальных изделий, так как допускают многократное перепрограммирование любой адресно-доступной области накопителя непосредственно в составе прибора. Это позволяет использовать ЭРПЗУ на этапе предварительной отладки системы с последующей заменой ее на более дешевые типы ПЗУ. Следует иметь в виду, что стоимость РПЗУ гораздо выше, чем ПЗУ, однократно программируемых.

Совершенствование логической организации электрическистираемого ПЗУ, ее структуры и схемотехнических решений на основе новых технологических приемов привело к созданию перспективного вида ЭРГТЗУ (EEPROM), называемого флэш-памятью (от англ .flash — вспышка), сочетающего большую плотность упаковки данных и высокое быстродействие, которое получено благодаря организации функционирования подобно накопителям на магнитных дисках. Быстрое стирание производится стиранием одновременно целого сектора ЗУ, что сокращает суммарную длительность управляющих сигналов, а запись осуществляется байтами в последовательном порядке. Высокая плотность упаковки получена за счет топологии ячейки, включающей восемь интегрированных в единое целое транзисторов. Большая информационная емкость флэш-памяти позволяет использовать эти ЗУ в качестве малогабаритной полупроводниковой внешней памяти без подвижных деталей, что весьма важно в мобильных системах.

Оперативные ЗУ обычно представлены двумя разновидностями:

• • статическими ОЗУ (Static RAM) с ЭП триггерного типа;
• • динамическими ОЗУ (Dynamic RAM) с ЭП конденсаторного типа.

Статические ОЗУ имеют высокое быстродействие и значительно проще в эксплуатации, но уступают динамической памяти по информационной емкости. Они используются в буферных устройствах небольшой емкости и высокого быстродействия (например, кэш-памяти). В системах обработки больших объемов информации преимущественно применяются динамические ОЗУ, отличающиеся большим многообразием.

Функционально завершенный блок ОЗУ содержит набор микросхем памяти, управляющее устройство (контроллер) и вспомогательные согласующие схемы (буферные регистры, шинные формирователи). Типовые БИС ОЗУ предназначены для работы в асинхронном режиме, когда запись и чтение производятся в произвольные моменты времени при установке на входах соответствующих последовательностей управляющих сигналов. Для повышения быстродействия ОЗУ в составе вычислительной системы используются различные схемотехнические и организационные решения. Один из подходов основан на обеспечении определенного порядка чередования адресов при жесткой синхронизации работы ОЗУ и процессора (Synchronous DRAM). Например, обеспечивается быстрый страничный доступ, когда после выбора строки матрицы возможно обращение к данным в различных модулях без изменения адреса строки. Другой подход заключается в дополнении небольшой по объему динамической памяти быстрой статической памятью, работающей по принципу согласования режимов быстрого и медленного обращений.

Блоки динамической памяти с произвольной выборкой (DRAM) занимают ведущее место при построении оперативных ЗУ благодаря огромной информационной емкости ИМС с достаточным быстродействием. При их использовании в специальных электронных вычислительных системах следует учитывать особенности, связанные с хранением больших массивов информации в форме достаточно малых зарядов конденсатора. Основная трудность связана с решением проблемы обеспечения их помехозащищенности. Переходные процессы, обусловленные управляющими сигналами в многочисленных линиях связи блока, могут вызвать значительные импульсные помехи, приводящие к незапланированным зарядам запоминающих конденсаторов. Одновременное переключение огромного числа быстродействующих элементов связано с появлением больших переходных токов, которые на некоторое время повышают потенциал нулевого провода, что также приводит к искажению информации.

Для эффективной безотказной работы вычислительного устройства в непрерывном режиме необходимо, чтобы часть оперативной памяти была энергонезависимой, т. е. сохраняющей информацию при отключении (отказе) электропитания. Для этого применяется резервное батарейное электропитание с логическими схемами переключения или размещение в одном корпусе со статическим ОЗУ схемы контроля питающего напряжения и небольшого теневого ЭРПЗУ для хранения основной информации.