Исследование и разработка методов повышения производительности интегральных схем реконфигурируемых вычислительных систем
Диссертация
Актуальность. Развитие технологий создания микроэлектронных продуктов с одной стороны, и развитие электроники и вычислительной техники — с другой, предопределили появление технологий создания сложных устройств типа «система-на-кристалле» (СнК), объединяющих в одном микрочипе различные функциональные устройства — микропроцессор, специализированные 1Р-блоки, аналоговые и радиочастотные модули… Читать ещё >
Содержание
- Определения, обозначения и сокращения
- Глава 1. Анализ принципов построения ИС РВС и выявление причин, ограничивающих их производительность
- 1. 1. Проблемы многоядерных процессоров
- 1. 2. Реконфигурируемые вычислительные системы
- 1. 3. Сравнение архитектур БРвА (ПЛИС) и ИС РВС
- 1. 4. Обзор существующих архитектур ИС РВС
- 1. 5. О перспективах развития однородных вычислительных сред
- 1. 6. Анализ факторов, ограничивающих производительность ИС РВС
- 1. 6. 1. Архитектура процессорного элемента и его функциональность
- 1. 6. 2. Оптимизация затрат аппаратных ресурсов матрицы вычислительной системы
- 1. 6. 3. Топология межпроцессорных связей и коммутационная логика
- 1. 6. 4. Организация процесса загрузки конфигурационных данных в ПЭ ИС РВС
- 1. 7. Выводы
- Глава 2. Методика анализа ИС РВС. Решение проблемы ограниченного функционального спектра ПЭ ИС РВС
- 2. 1. Программное средство, обеспечивающее анализ моделей ИС РВС
- 2. 2. Функциональная модель ИС РВС
- 2. 2. 1. Основные элементы для создания высокоуровневой модели ИС РВС
- 2. 2. 2. Создание модели ПЭ
- 2. 2. 3. Создание схемы-шаблона
- 2. 2. 4. Разработка схемы-макроса
- 2. 3. Методика комплексного анализа ИС РВС
- 2. 4. Разработка структурной схемы ПЭ ИС РВС
- 2. 4. 1. Требования к ПЭ ИС РВС
- 2. 4. 2. Выбор модели аппаратной реализации операционного блока ПЭ ИС РВС
- 2. 4. 3. Разработка структурной схемы многофункционального мультипликативного устройства
- 2. 4. 4. Структурная схема ПЭ
- 2. 5. Выводы
- Глава 3. Метод обеспечения аппаратной поддержки альтернативных вычислений наИС РВС
- 3. 1. Проблема низкой эффективности использования аппаратных ресурсов ИС РВС в случае реализации на них вычислительных структур с ветвлением
- 3. 2. Схемотехническая реализация альтернативных вычислений на ПЭ ИС РВС
- 3. 3. Сравнение производительности базовой и модифицированной ИС РВС
- 3. 4. Выводы
- Глава 4. Решение проблемы простоя системы, связанного с транзитом данных через неактивные ПЭ ИС РВС. Оптимизированная топология межпроцессорных связей
- ИС РВС
- 4. 1. Исследование зависимости времени простоя ИС РВС от количества активных задач и типа их размещения
- 4. 2. Выбор оптимального типа топологии системы межсоединений ПЭ ИС РВС
- 4. 2. 1. Основные характеристики топологии системы связей ПЭ ИС РВС
- 4. 2. 2. Модель, используемая для оценки характеристик топологии сети межсоединений ИС РВС
- 4. 2. 3. Методика выбора оптимальной топологии накристальной системы межпроцессорных связей ИС РВС
- 4. 2. 4. Сравнения характеристик различных вариантов топологий системы межсоединений ПЭ ИС РВС
- 4. 2. 5. Оптимизация топологии сети межпроцессорных соединений ИС РВС на уровне регулярных связей в рамках статической конфигурации
- 4. 2. 5. Оптимизация топологии сети межпроцессорных соединений ИС РВС на уровне нерегулярных глобальных коммутационных ресурсов
- 4. 3. Выводы.168,
- Глава 5. Метод обеспечения динамической частичной реконфигурируемости аппаратуры ИС РВС
- 5. 1. Конфигурация процессорного элемента
- 5. 2. Статический режим загрузки конфигурационных настроек в аппаратуру ИС РВС
- 5. 3. Динамическая частичная реконфигурируемость аппаратуры ИС РВС
- 5. 4. Обеспечение динамической коммутации схем-макросов прикладных задач
- 5. 5. Выводы
- Глава 6. Апробация результатов исследований в составе прототипа ИС РВС, реализованного в ПЛИС Xilinx
- 6. 1. Архитектура прототипа ИС РВС
- 6. 1. 1. Режимы работы прототипа ИС РВС
- 6. 1. 2. Реализация прототипа ИС РВС
- 6. 2. Плата прототипа ИС РВС
- 6. 3. Архитектура экспериментального стенда
- 6. 4. Комплексная программно-аппаратная верификация ИС РВС
- 6. 5. Оценка характеристик ИС РВС
- 6. 6. Выводы
- 6. 1. Архитектура прототипа ИС РВС
Список литературы
- Аладышев ОС, Дикарев НИ., Овсянников А. П. и др., СуперЭВМ: области применения и требования к производительности // Известия ВУЗов. Электроника, 2004, № 1. С. 13−17.
- Варшавский В.И., Мораховский В. Б. и др. Однородные структуры. // М.: Энергия, 1973.- 150 с.
- Воеводин В.В., Воеводин Вл.В. Параллельные вычисления. // С.-Петербург: «БХВ-Петербург», 2002. 599 с.
- Димитриев Ю.К., Хорошевский В. Г. Вычислительные системы из мини-ЭВМ. // М.: Радио и связь, 1982. 304 с.
- КорнеевВ.В. Архитектура вычислительных систем с программируемой архитектурой // Новосибирск: Наука, 1983.-С. 116.
- Распараллеливание обработки информации / Под ред. Грицика. Львов, 1985. — Т.2.
- Kuch D.J. ILLIACIV Software and Application Programming // IEEE Jrans. Comput, 1968, v. 6−17, N 8. P. 758−770.
- Каляев И.А., Левин И. И., Семерников Е. А., Шмойлов В. И. Реконфигурируемые мультиконвейерные вычислительные системы. // Ростов-на-Дону, ЮНЦ РАН, 2008. С. 393 .
- Векторизация программ: теория, методы, реализация / Сборник переводов статей.// М.: Мир, 1991. С. 246−267.
- Blum Т., Paar С. Montgomery Modular Multiplication on Reconfigurable Hardware // 14th IEEE Symposium on Computer Arithmetic (ARITH-14), April 14−16, 1999, Adelaide, Australia.
- Gross Т., O’Hallaron D. R. iWARP. Anatomy of a Parallel Computing System. // MIT Press, March 1998, pp. 530.
- Gross Т., O’Hallaron D. R, and Subhlok J. Task parallelism in a High Performance Fortran framework // IEEE Parallel & Distributed Technology, Vol 2, Num 3, 1994, pp. 16−26.
- Fujita Y. Nobuyuki Y. Okazaki S. IMAP VISION: An SIMD Processor with HighSpeed On-chip Memory and Large Capacity External Memory // MVA '96 IAPR Workshop on Machine Vision Applications, November. 12−14. 1996. Tokyo, Japan, pp. 170−173.
- Jones G. PulseDSP: A Signal Processing Oriented Programmable Architecture // Field Programmable Logic and Applications Lecture Notes in Computer Science, 2004, Volume 1673/2004, pp. 282−290.
- Multicore DSP architecture // http://www.picochip.com/page/42/multi-core-dsp-architecture
- PACT XPP Technologies // http://www.pactxpp.com/main/index.php
- Каляев A.B. Теория цифровых интегрирующих машин и структур. // М.: Сов. Радио, 1970.
- Евреинов Э.В., Косарев Ю. Г. Однородные универсальные вычислительные системы высокой производительности. //Новосибирск: Наука, 1966. С. 308.
- Прангишвши И.В., Абрамова Н. А., Бабичева Б. В., Игнатущенко В. В. Микроэлектроника и однородные структуры для построения логических и вычислительных устройств. // М.: Наука, 1967. С. 228.
- Евреинов Э.В., Прангишвши И. В. Цифровые автоматы с настраиваемой структурой.//М.: Энергия, 1974. С. 240.
- Прангишвши КВ., ТодуаД.А., Абрамова Н. А. и др. ЭВМ ПС-300. // Приборы и системы управления, 1978, № 10.
- Русин Б.П., Кузьо М. Н., Шмойлов В. И. Пульсирующие информационные решётки новое поколение однородных вычислительных сред // Автоматика и вычислительная техника. — Рига, 2002, № 1. — С. 60−71.
- Седое B.C., Соболев В. Н., Самчинский A.A. и др. Элементная база ОВС. -Львов: ИППММАНУССР, 1989. С. 38.
- Шмойлов В.И. Организация вычислительного процесса в мультиконвейерной вычислительной структуре. Львов: НТЦ «Интеграл», 1991. — С. 93.
- Шмойлов В. И, Русын Б. П., Кузьо М. Н. Однородные вычислительные среды и пульсиры. Львов: Меркатор, 2001. — С. 62.
- Кун С. Матричные процессоры на СБИС / Пер. с англ. // М.: Мир, 1991. С. 672.
- Kung Н.Т. and Leiserson С.Е. Systolic arrays (for VLSI). // In Sparse Matriz Symposium, SIAM, 1978, pp. 256−282.
- Бачериков Г. И., Богачёв М. П., Шмойлов В.И и др. Мультиконвейерные вычислительные структуры на однородных средах. // Львов: ФМИ АН УССР, 1985. С. 70.
- Камша U.C., Камша В. П., Шмойлов В. И. и др. Суперкристалл ОВС с анализом команд. // Львов: НТЦ «Интеграл», 1990. С. 63.
- Кузьо М.М., Русин Б. П., Шмойлов В. И. Однорщш середовища елементна база високопродуктивних обчислювальних систем. // Управляющие системы и машины.-Киев, 2000, № 4. — С. 52−62.
- Кузьо М.М., Русын Б. П., Шмойлов В. И. Однородные вычислительные среды // Оптико-електронш шформацшно-енергетичш технологи. Вшниця, 2001, № 2. — С.19−37.
- РусынБ.П., КузьоМ.Н., Шмойлов В. И. Реконфигурируемые высокопроизводительные системы на однородных средах // Автоматика и вычислительная техника. Рига, 2000, № 3. С. 72−81.
- Елейко В.И., Елейко Я. И., Шмойлов В. И. и др. ОВС безрезервных процессорных элементов. // Львов: НТЦ «Интеграл», 1991. С. 34.
- Елейко Я. И. Самчинский A.A., Шмойлов В. И. Построение отказоустойчивой однородной вычислительной среды. // Львов: НТЦ «Интеграл», 1991. С. 67.
- Подрубный О.В., Самчинский A.A., Шмойлов В. И. Построение отказоустойчивой элементной базы ОВС. // Львов: НТЦ «Интеграл», 1990. -С. 36.
- Шмойлов В.И. Архитектура однородных вычислительных сред. // Львов: НТЦ «Интеграл», 1993. С. 289.
- Самчинский A.A., Седов B.C., Шмойлов В. И. Архитектура однородной вычислительной среды. // Львов: НТЦ «Интеграл», 1991. С. 228.
- Камша В.П., Кузъо М. Н., Шмойлов В. И. и др. ОВС на пластине. // Львов: НТЦ «Интеграл», 1990. С. 63.
- Кокурин СЛ., Кузъо М. Н., Шмойлов В. И. Разработка однородной вычислительной среды на пластине. // Львов: НТЦ «Интеграл», 1991. С. 26.
- Кузъо М.М., Русын Б. П., Шмойлов В. И. Пульсирующие информационные решётки. // Оптико-електронш шформацшно-енергетичш технологи. -Вшниця, 2001, № 1. С. 51−78.
- Шмойлов В. И, Русин Б. П., Кузъо М. Н., Каший О. В. Проектирование пульсирующих информационных решёток. // Львов: Меркатор, 2000. С. 101.
- Шмойлов В.И., Русин Б. П., Кузъо М. Н. Ячейка пульсирующих информационных решёток. // Львов: Меркатор, 2001. С. 34.
- Шмойлов В. И, Русын Б. П., Кузъо М. Н. Однородные вычислительные среды и пульсиры. // Львов: Меркатор, 2001. С. 62.
- Edsger W. Dijkstra. Notes on structured programming // Eds. Ole-Johan Dahl, Edsger W. Dijkstra, C. A. R. Hoare. Structured Programming. Academic Press, 1972.-88 p.
- Шмойлов В.И., Адамацкий A.M., Кузьо M.H. Русин Б. П., Тимченко А. В. Пульсирующие информационные решетки. Львов: Меркатор, 2004. 302 с.
- Шмойлов В.И., Русин Б. П., Кузьо М. Н. Пульсирующие информационные решетки новое поколение однородных вычислительных сред // Управляющие системы и машины.-Киев, 2004, № 2. — С. 23−38.
- Шмойлов В.И. Пульсирующие информационные решетки и суперкомпьютеры класса А. Львов: Меркатор, 2005. — С. 902.
- Барский А.Б. Архитектура параллельных вычислительных систем http://www.intuit.rU/department/hardware/paralltech/9/l.html
- Р. К. Chan, М. D. F. Schlag, С. D. Thomborson, and V. G. Oklobdzija, Delay Optimization of Carry-Skip Adders and Block Carry-Lookahead Adders // 10th IEEE Proceedings on Computer Arithmetic, June 26−28, 1991, pp.154−164.
- K-H. Cheng- ?V-S. Lee and Y-C. Huang, A 1.2V 500 MHz 32-bit Carry-Lookahead Adder. // 8th IEEE International Conference on Electronics, Circuits and Systems, Vol. 2, September 2−5, 2001, pp. 765−768.
- P. Corsonello, S. Perri and G. Cocorullo, Hybrid carry select statistical carry lookahead adder. // Electronics Letters, Vol. 35, Issue 7 April 1, 1999, pp. 549 551.
- C-J. Fang, C-H. Huang, J-S. Wang and C-W. Yeh Fast and compact dynamic ripple carry adder design. // IEEE Asia- Pacific Conference on ASIC, Aug. 6−8, 2002, pp. 25−28.
- Артамонов Д.С. Процессорный элемент для реконфигурируемых вычислительных систем. // Электроника 2006, Всероссийский молодежный научно-инновационный конкурс-конференция, Тезисы докладов, МИЭТ, 2006.-С.103.
- Артамонов Д.С. Разработка процессорного элемента для реконфигурируемых вычислительных систем потоковой обработки данных. // Электроника 2007, Всероссийский молодежный научно-инновационный конкурс-конференция, Тезисы докладов, МИЭТ, 2007. — С.87.
- Артамонов ДС., Вихров O.A. Повышение производительности реконфигурируемых однородных вычислительных сред методом поддержки альтернативных вычислений. // Известия высших учебных заведений, Электроника 5(79) 2009. С.50−56
- Артамонов Д.С., Путря М. Г. Метод оптимизации вычислительного процесса на реконфигурируемых однородных вычислительных средах. // Информационные технологии и вычислительные системы, 3/2010. С. 19−26
- Цилькер Б. Я., Орлов С. А. Организация ЭВМ и систем // Учебник для вузов. СПб., 2004. — 667 с.
- Cordan В. An Efficient Bus Architecture for System-on-a-Chip Design // Proceedings of IEEE Custom Integrated Circuits Conference. 1999. May. pp. 623 626.
- Winegarden S. Bus Architecture of a System on a Chip with User Configurable System Logic // IEEE Journal of Solid State Circuits. 2000. Vol. 35, No. 3. pp. 425−433.
- Артамонов Г. Т., Тюрин В. Д. Топология сетей ЭВМ и многопроцессорных систем. М.: Радио и связь, 1991. 248 с.
- Open Core Protocol Reference Document Revision 002 // OCP-IP Association. 2001.202 p.
- Корнеев В.В. Параллельные вычислительные системы. // М.: Нолидж, 1999. -320 с.
- Суворова Е. А. Параллельные устройства вычислительной техники класса «системы-на-кристалле» // Дис.. канд. техн. наук: 05.13.05, СПб., 2004. -203 с.
- Thompson С. D. Area-Time complexity for VLSI // Proc. ACM, Symp. Theory of Computing. 1979, pp. 81−88
- Chi-Hsiang Yen, E. A. Varvarigos, B. Parhami The recursive grid layout sceme for VLSI layout of hierarchical networks / // Proc. Merged Int’l Parallel Processig Symp. & Symp. Parallel and Distributed Processing. 1999. Apr. pp.48−55.
- С. H. Yeh, E.A. Varvarigos, B. Parhami Efficient VLSI layouts of hypercubic networks / // Proc. Symp. Fron-tiers of Massively Parallel Computation. 1999. Feb. pp. 98−105.
- С. H. Yeh, B. Parhami, E.A. Varvarigos, H. Lee VLSI layout and packaging of butterfly networks / // Proc. ACM Symp. Parallel Algorithms and Architectures. 2000. pp.196−205.
- C. H. Yeh, B. Parhami, E.A. Varvarigos The recursive grid layout scheme for VLSI layout of hierarchical networks / // Proc. Merged Int’l Parallel Processing Symp. & Symp. Parallel and Distributed Processing. 1999. Apr. pp. 441−445.
- S. Even, S. Muthukrishnan, M.S. Paterson, S. Cenk Sahinalp Layout of the Batcher bitonic sorter. // Proc. ACM Symp. Parallel Algorithms and Architectures. 1998. pp. 172−181.
- Chen G., Lau F. Layout of the Cube-connected Cycles without Long Wires // The Computer Journal. 2001. Vol. 44. pp. 374−383.
- Kruskal C. P., Snir M. A unified theory of interconnection network structure // Theoretical Computer Science. 1986. Vol. 48. pp. 75−94.
- The International Technology Roadmap for Semiconductors (ITRS), 1999.
- K. C. Saraswat and F. Mohammadi, «Effect of interconnection scaling on time delay of VLSI circuits,» IEEE Trans. Electron Devices, vol. ED-29, 1982, pp. 645 650.
- M. T. Bohr, «Interconnect scaling-the real limiter to high performance ULSI,» IEDM Tech. Dig., 1995, pp. 241−244.
- J. D. Meindl, «Low power microelectronics: retrospect and prospect,» Proc. of the IEEE, vol. 83, no. 4, pp. 619−635, 1995.
- S-Y Oh and K-J Chang, «2001 needs for multi-level interconnect technology,» Circuits and Devices, pp. 16−21, 1995.
- M. T. Bohr and Y. A. El-Mansy, «Technology for advanced high-performance microprocessors,» IEEE Trans. Electron Devices, vol 45, no. 3, pp. 620−625, 1998.
- H. B. Bakoglu, Circuits, Interconnections and Packaging for VLSI. // Reading, MA: Addision-Wesley, 1990
- K. Banerjee, S. J. Souri, and K. C. Saraswat, «3-D ICs: A Novel Chip Design for Improving Deep Submicron Interconnect Performance and Systems-on-Chip Integration,» Proc. IEEE, May 2001
- Лап Liu, Meigen Shen, Li-Rong Zheng, et al., System level interconnect design for network-on-chip using interconnect IPs, Proceedings of the 2003 international workshop on System-level interconnect prediction (SLIP 03).
- C. Grecu et al., «A Scalable Communication-Centric SoC Interconnect Architecture,» Proc. Fifth Int’l Symp. Quality Electronic Design (ISQED '04), pp. 343−348, 2004
- Артамонов Д.С. Метод обеспечения динамической частичной реконфигурируемости аппаратуры высокопроизводительного систолического процессора.// Известия высших учебных заведений, Электроника 5 2010. С.68−70.