Средства и методы повышения производительности и снижения энергопотребления систем на кристалле, реализуемых на базе программируемых логических интегральных схем
Диссертация
В соответствии с законом Мура, плотность пластин для производства интегральных схем (ИС) продолжает удваиваться каждые два года. Сложность проектируемых устройств также постоянно возрастает. Развитие современных электронных систем управления, сбора и обработки данных, их постоянно растущие сложность и ресурсоемкость, а также необходимость сокращения сроков разработки требуют создания новых… Читать ещё >
Содержание
- Перечень используемых сокращений
- 1. Современные методы и средства реализации СнК на основе ПЛИС
- 1. 1. ПЛИС как технологическая платформа для СнК
- 1. 2. Современные ПЛИС и САПР для разработки СнПК
- 1. 3. Средства и методы повышения эффективности использования ПЛИС при реализации СнПК
- 1. 3. 1. Применение специализированных процессорных ядер
- 1. 3. 2. Реализация параллельной обработки данных с использованием специализированных сопроцессоров
- 1. 3. 3. Применение динамической реконфигурации ПЛИС
- 1. 4. Выводы и постановка задачи
- 2. Модификация процессорных ядер путем сокращения’набора команд
- 2. 1. Возможные пути модификации процессорных ядер
- 2. 2. Методика модификации процессорных ядер
- 2. 3. Методика оценки параметров синтезируемых процессорных ядер
- 2. 3. 1. Оценка ресурсоемкое&trade- синтезируемых структур
- 2. 3. 2. Оценка рабочих тактовых частот синтезируемых структур
- 2. 3. 3. Маршрут экспериментального проектирования.38г
- 2. 3. 4. Сравнительный анализ синтезируемых процессорных ядер
- 2. 4. Набор исходных процессорных ядер и тестовых
- приложений
- 2. 5. Корреляция параметров при размещении на различных кристаллах
- 2. 6. Параметры, процессорных ядер тестового набора
- 2. 7. Влияние предложенной модификации на ресурсоемкость и рабочую тактовую частоту синтезируемых процессорных ядер
- 2. 8. Влияние модификации на энергопотребление
- 2. 8. 1. Структура энергопотребления синтезируемых структур
- 2. 8. 2. Энергопотребление модифицированных структур
- 2. 9. Практическое применение предложенной методики
- 2. 10. Выводы
- 3. Организация многоканальной потоковой обработки данных
- 3. 1. Современные методы. увеличения производительности сопроцессоров, используемых в составе СнПК
- 3. 2. Структура и принципы функционирования потокового сопроцессора
- 3. 3. Характеристики систем параллельной обработки информации
- 3. 4. Оценка параметров системы методами математического аппарата ТМО
- 3. 5. Влияние количества каналов обработки и внутренних задержек на характеристики системы
- 3. 5. 1. Упрощенная математическая модель системы
- 3. 5. 2. Характеристики ЮХ-модели системы
- 3. 6. Снижение рабочей тактовой частоты при масштабировании системы
- 3. 7. Локально-синхронная многоканальная система
- 3. 8. Влияние дисперсии времени обработки на эффективность многоканальной* системы обработки
- 3. 8. 1. Равномерное распределение времени обработки
- 3. 8. 2. Пуассоновское распределение времени обработки
- 3. 8. 3. Нормальное распределение времени обработки
- 3. 8. 4. ^ -образное распределение времени обработки
- 3. 9. Оценка вероятности отказов в случае неконтролируемого потока
- 3. 10. Выводы
- 4. Динамическая реконфигурация структуры СнПК с использованием компрессии конфигурационных файлов
- 4. 1. Методы и средства динамической реконфигурации структуры СнПК
- 4. 2. Оценка эффективности динамической реконфигурации
- 4. 3. Анализ структуры конфигурационных файлов
- 4. 4. Оценка энтропии и теоретически возможной степени компрессии конфигурационных файлов
- 4. 5. Алгоритмы компрессии и декомпрессии конфигурационных файлов
- 4. 6. Результаты применения предложенного алгоритма компрессии
- 4. 7. Выводы
Список литературы
- International Technology Roadmap for Semiconductors (ITRS 2007 Edition). 2009. URL: http://www.itrs.net/Links/20071TRS/Home2007.htm (дата обращения: 15.03.2009).
- Corrigan W. ASIC Challenges: Emerging from a Primordial Soup // IEEE Design and Test of Computers. 1998. — Vol. 15. — I. 3. — P. 4−7.
- Keutzer K., Malik S., Newton A. From ASIC to ASIP: The Next Design Discontinuity: Proceedings of IEEE International Conference on Computer Design: VLSI in Computers and Processors. 2002. — P. 84−90.
- Keutzer K., Chinnery D. Closing the Gap between ASIC and Custom: An ASIC Perspective: Proceedings of Design Automation Conference. 2000. — P. 637−642.
- Kuon I., Rose J. Measuring the Gap between FPGAs and ASICs // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2007. — Vol. 26. -1. 2. -P. 203−215.
- Bricaud P. IP Reuse Creation’for System-on-Chip Design // Proceedings of IEEE on Custom Integrated1 Circuits 1999″ 1999. — P. 395−40Г.
- Chang S., Kim S. Reuse-Based Methodology in Developing System-on-Chip: Proceedings of Fourth International Conference on Software Engineer Research- Management and Applications. 2006. — P. 125−131.
- Zoryan Y., Marinissen E., Dey S. Testing Embedded-Core Based System' Chips // IEEE Computer. 1999. — Vol. 32. -1. 6. — P. 52−60.
- Martin G. Design Methodologies for System Level IP: Proceedings of the Conference on Design, Automation and Test in Europe 1998. 1998. — P. 286−289.
- Hekmatpour A., Goodnow K., Shah H. Standards-Compliant IP-Based ASIC and SoC Design: Proceedings of IEEE International Conference on SoCs 2005. 2005. -P. 322−323.
- Немудров В., Мартин Г. Системы на кристалле. Проектирование и развитие. -М.: Техносфера, 2004. 216 с.
- Шагурин И. Системы на кристалле. Особенности реализации и перспективы применения // Электронные компоненты. 2009. — № 1. — С. 37−39.
- Martin G., Chang Н. System-on-Chip Design: Proceedings of Fourth International Conference on ASICs. 2001. — P. 12−17.
- System-on-Chip: Reuse and Integration / Saleh В., Wilton S., Mirabbasi S. et al. // Proceedings of IEEE. 2006. — Vol. 94. -1. 6. — P. 1050−1096.
- Eto Е. Difference-Based Partial Reconfiguration // Xilinx XAPP290, Edition 2.0: Application Note. 2007. — P. 1−8.
- Becker J., Huebner M., Ullmann Mr. Real-Time Dynamically Run-Time Reconfiguration for Power / Cost-optimized Virtex FPGA Realizations: Proceedings of 16th Symposium on Integrated Circuits and Systems Design. 2003. — P. 283−288.
- Попович А. Применение технологии .разработки систем на кристалле на основе FPGA // Компоненты и технологии. 2004. — № 4. — С. 114−116.
- Schneider Т., Schwab A., Aylor J. A Full Custom VLSI Methodology Using Mentor Graphics Design Software in an Educational Enviroments: Proceedings of- Sixth Annual IEEE International ASIC Conference and Exhibit. 1993. — P. 305−308.
- SoC-Driven Design Methodology for Full Custom High Performance Mixed-Signal Designs: Proceedings of 13th Annual IEEE International conference on ASIC / SoC / Wittmann R., Schardein W., Bierbaum D. et al. 2000. — P. 148−152.
- Eory F. A Core-Based System-to-Silicon Design Methodology // IEEE Design and Test of Computers. 1997. — Vol. 14. -1. 4. — P. 36−41.
- Gupta R., Zorian Y. Introducing Core-Based System Design // IEEE Design and Test of Computers.- 1997. -Vol. 14.-I. 4.-P. 15−25.
- Core Design and System-on-Chip Integration / RinconA., Cherichetti C., Monzel J. et al. // IEEE Design and Test of Computers. 1997. — Vol. 14. — It 4. — P: 26−35.
- Benefits and Challenges for Platform-Based Design: Proceedings of Design Automation Conference 2004 / Sangiovanni-Vincentelli A., Carloni L., Bernardinis F. et al. -2004. P. 409−414.
- Wei S., Yang Y. Application-Oriented Platform-Based SoC Design Technology: Proceedings of 7th International Conference on Solid-State and Integrated Circuits Technology. 2004. — Vol. 2. — P. 1337−1340.
- A New Platform-Based Orthogonal SoC Design* Methodology: Proceedings of 5th International Conference on ASICs / Li L., Gao M., Cheng Z. et al. 2003. — Vol. 1. -P. 42832.
- Qi H., Jiang Z., Wei J. IP Reusable Design Methodology: Proceedings of 4th International Conference on ASICs. 2001. — P. 756−795.
- Зотов В. Embedded Development Kit — система проектирования! встраиваемых микропроцессорных систем на основе ПЛИС серий FPGA4 фирмы Xilinx // Компоненты и технологии. 2004. — № 4. — С. 164−168.
- Шагурин И., Шалтырев В. Проектирование систем на кристалле на базе FPGA компании Xilinx // ChipNews. Инженерная микроэлектроника. 2005. — № 10. -С. 54−58.
- Шагурин И., Шалтырев В., Волов А. «Большие» FPGA.как элементная база для реализации систем на. кристалле // Электронные компоненты. 2006. — № 5. -С. 83−88.
- Лохов А., Рабоволюк А. Средства проектирования FPGA компании Mentor Graphics // Электроника: Наука, Технология, Бизнес. 2004. — № 4. — С. 60−62.
- Shin-Lien L., Yiannacouras P., Suh Т. An FPGA-Based Pentium in a Complete Desktop System: Proceedings of International Symposium on FPGAs. 2007. — P. 5359.
- Rodriguez-Henriquez F., Saqib N., Cruz-Cortes N. A Fast Implementation of Multiplicative Inversion over GF (2Am): Proceedings of International Symposium on Information Technology. 2005. — Vol. 1. — P. 574−579:
- Mencer O., Morf M., Flynm M. Hardware / Software Tri-Design of Encryption for Mobile Communication Units: Proceedings of the International Conference on Acoustics, Speech and Signal Processing. 1998! — Vol- 5: — Pi. 3045−3048-
- Дайперт- Б- Обзор приборов- программируемой- логики- // Электронные компоненты. 2005. — № 2, № 3. :
- Комухаев Э- Новые микросхемы семейств? FPGA,. ASIC, ASSP // ChipNews. -2004.-№ 10.-С. 32−36.
- Зотов В. MicroBlaze. семейство 32-разрядных микропроцессорных ядер, реализу емых на основе ПЛИС «фирмы Xilinx // Компоненты и технологии. — 20 031 -№ 9- - С.48−53 —
- Каршенбойм И- Микроконтроллер- для встроенного применения1 NIOS: Конфигурация шины и периферии // Компоненты и технологии. — 2002. — №№ 2—5-
- OpenCores Project. 1999. URL: http://opencores.org/projects (дата обращения: 16 апреля 2009).
- P.D.Abrows. Detailed Comparison of 12 Soft Microprocessors. 2007. URL: http://ews.uiuc.edu/~pdabrows/softprocessorcomparison.htm (дата обращения: 20 января 2009).
- Gaisler J-, Habinc S., Catovic E. LEON3 Multiprocessing CPU Gore. Дата обновления: 2008. Систем, требования: Adobe Acrobat Reader. URL: http://www.gaisler.com/doc/leon3j5roductsheet.pdf (дата обращения: 23 января 2009).
- On-Chip Peripheral, Bus- Architecture Specifications v.2.1 // IBM' SA-14−2528−02: Datasheet.-2001.
- Avalon Interface Specification // Altera MNL-AVABUSREF-1.0: Datasheet. 2008.
- The What, Why, and How of Configurable- Processors. 2009- URL: http://www.tensilica.com/products/literature-docs/white-papers/configurable-processors.htm (дата обращения: 25 января 2009).
- Effectiveness of the AS IP design system PEAS-III in design of pipelined processors: Proceedings of the 2001 Asia South Pacific conference on Design Automation / Kitajima A., Itoh Ml, Sato J. et al. -2001.-P. 649−654.
- Каршенбойм И. Микропроцессор своими руками-5. По поводу начала проекта встроенного в FPGA микроконтроллера // Компоненты и технологии» 2007. — №№ 3−6.
- Ken Chapman. Creating Embedded Microcontrollers (Programmable State Machines). Систем. требования: Adobe Acrobat Reader. URL: http://bleyer.org/pacoblaze/picoblaze.pdf (дата обращения: 15 января 2009).
- Fagin В". Erickson J'. DartMIPS: A Case Study in Quantitative Analysis of Processor Design Tradeoffs Using FPGAs: Proceedings of the 1993 International/Workshop on Field Programmable Logic and’Applications. 1993.
- Gries M. Methods for Evaluating and Covering the Design Space during Early Design
- Development // Integration, the VLSI Journal. 2004. — Vol. 38. — Issue 2. — P.131−183.tVi
- Architecture Description Languages for Systems-on-Chip Design: Proceedings of 6 Asia Pacific Conference on Chip Design Language / Tomiyama H., Halambi A., Grun P. etal.- 1999.-P.T 09−116.
- HDLGen: Architecture Description Language driven HDL Generation for Pipelined Processors: Technical Report. / Kejariwal A., Mishra P., Astrom J. et al. // CECS Technical Report 03−04. University of California, Irvine. 2003. — 21 p.
- Architecture Implementation Using the Machine Description- Language LISA: Proceedings of the 9th Asia Pacific Conference on Design Automation/VLSI Design, IEEE Computer Society / Schliebusch O., Hoffmann A., Nohl A. et al. 2002. — P. 239.
- Microarchitectural Exploration with Liberty: Proceedings of the 35th International Symposium on Microarchitecture / Vachharajani M., Vachharajani N., Penry D.A. et al. -2002. P. 271−282.
- Yiannacouras P., Steffan J.G., Rose J. Application-specific customization of soft processor microarchitecture: Proceedings of the 14th International ACM/SIGDA Symposium on FPGAs. -2006. P. 201−210.
- Yiannacouras P., Steffan J.G., Rose J. Exploration andi Customization of FPGA-Based Soft Processors // IEEE Transactions on CAD of Integrated Circuits and Systems. -2007.-Vol. 26. -No.2. P. 266−277.
- Кобзарь А. И. Прикладная математическая статистика. М.: Физматлит, 2006. -816 с.
- Бешелев С.Д., Гурвич Ф. Г. Математико-статистические методы экспертных оценок. М.: Статистика, 1980. — 263 с.
- ModelSim User’s Manual // Mentor Graphics. 2008. — Ver. 6.3g. — 492 p.
- FPGA*Power Management and Modeling Techniques: Altera White Paper. 2007. -Ver.1.0. — P. 1−8.
- Антонов А. Параллельное программирование с использованием технологии MPI: учебное пособие. -М.: Изд-во МГУ, 2004. 71 с.
- Mead С., Conway L. Introduction to VLSI Systems. Addison-Wesley, 1980. -396 p.• 83. Seitz C. Concurrent VLSI Architectures // IEEE Transactions on Computers. 1984. Vol. 33.-No 12.-P. 1247−1265.
- Осипенко П. Эволюция и современное состояние архитектуры MIPS // Электронные компоненты. 2009. — № 1. — С. 55−58.
- Patterson D., Hennessy J., Ashenden P. Computer Organization^ and Design: The Hardware / Software Interface. — Third Edition. — Morgan-Kaufmann Publishers, 2007. — 621 p.
- Hennessy J., Patterson D. Computer Architecture: A Quantitative Approach. Fourth Edition. — Morgan Kaufmann Publishers, 2007. — 705 p.
- Metzgen P: Optimizing a high performance 32-bit processor for programmable logic: Proceedings of International Symposium on System-on-Chip. 2004. -P: 13−15.
- Embedded Microprocessor Benchmark Consortium: Benchmark Software. Обновление: 2009. URL: http://www.eembc.org/products/ (дата обращения: 10 февраля 2009).
- MiBench: A free, commercially representative embedded benchmark suite: Proceedings of the IEEE International Workshop on Workload Characterization / Guthaus M., Ringenberg J. et al. 2001. — P. 3−14.
- Shannon L., Chow P. Standardizing the performance assessment of reconfigurable processor architectures: Proceedings of the 11th Annual IEEE Symposium on Field-Programmable Custom Computing Machines. 2003. — P. 68−69.
- Gardner M. The fantastic combinations of John Conway’s new solitaire game // Scientific American. 1970. — Vol. 223. — P. 120123.
- Гриффите A. GGC. Настольная книга пользователей- программистов и системных администраторов: Киев: Диасофт, 2004. — 624 с.
- Veenstra J., Fowler R: MINT: A Front End for Efficient Simulation of Shared-Memory Multiprocessors: Proceedings of IEEE/ACM International Symposium on Modeling- Analysis and Simulation* of Computer and Telecommunication Systems. 1994. P. 201 207.
- NiosII Processor Reference Handbook // Altera NII5Vl-8−0: Handbook. 2008. -267 p.
- James-Roxby P., Schumacher P., Ross C. A single program multiple data parallel processing platform for FPGAs: Proceedings of 12th Annual IEEE Symposium on Field-Programmable Custom Computing Machines. 2004. — P.302−303.
- Cho J, Chang’H, SungiW. AnFPGA basedSIMD-processor with? a vector memory unit: Proceedings of International Symposium on- Circuits andiSystems: 2006. — P. 525. 528.
- Yu J., Lemieux G., Eagleston C. Vector processing as a soft-core CPU accelerator: Proceedings of the 16th international ACM/SIGDA symposium on Field programmable gaterarrays. 2008. — Pi 222−232'.
- Yiannacouras P., Steffan J. Gi, Rose J. VESPA: portable, scalable, and flexible FPGA-based vector processors: Proceedings of the 2008 internationallconference omCompilers, architectures and synthesis for embedded systems. 2008. — P. 61 -70.
- EDK Concepts, Tools and Techniques // Xilinx XTP013, EDK 10.1: Datasheet. -92 p.
- NiosII Processor Reference Handbook // Altera NII5V1−8.0: Handbook. 2008. -267 p.
- Fast Simplex Link (FSL) Bus Product Specification // Xilinx DS449, v.2.11a: Datasheet. 2007. — 9 p.
- MicroBlaze Processor Reference Guide // Xilinx UG081, EDK 10.1, v9.0: User Guide. 194 p.
- Башарин Г. П. Лекции по математической теории телетрафика. М.: Изд-во РУДН, 2004.- 186 с.
- Теория телетрафика / Лившиц Б. С. и др. М.: Связь, 1979. — 224 с.
- Клейнрок Л. Теория массового обслуживания. М.: Машиностроение, 1979. -432 с.
- Гнеденко Б.В., Коваленко И. Н. Введение в теорию массового обслуживания. -изд. 4-е. М.: КомКнига, 2005. — 400 с.
- Вентцель Е.С. Теория вероятностей. М.: Высшая школа, 2006. — 576 с.
- Cooper R. Introduction to Queuing Theory. 2nd Edition. — New York: Elsevier North Holland Publishers. — 1981. — 347 p.
- A Case Study of a System-Level Approach to Power-Aware Computing / Martin Т., Siewiorek D. et al. // ACM Transactions on Embedded Computing Systems. 2003. -Vol 2. — Issue 3. — P. 255−276.
- Benini L., Bogliolo A., Micheli D. A Survey of Design Techniques for System-Level Dynamic Power Management // IEEE Transactions on VLSI Systems. 2000. — Vol. 8. -Issue 3.-P. 299−316.
- Гольдштейн Б.С., Пинчук A.B., Суховицкий А.Л. IP-телефония. М.: Радио и связь, 2001.-336 с.
- Сергиенко А.Б. Цифровая обработка сигналов: учебник для вузов. 2-е изд. — СПб.: Питер, 2007. 752 с.
- Коуэн К.Ф. Н. Адаптивные фильтры / пер. с англ. М.: Мир, 1988. — 388 с.
- Eto Е. Difference-Based Partial Reconfiguration // Xilinx XAPP290, v.2.0: Application Note. 2007. — P. 1−8.
- Becker J., Huebner M., Ullmann M. Real-Time Dynamically Run-Time Reconfiguration for Power / Cost-optimized Virtex FPGA Realizations: Proceedings of 16th Symposium on Integrated Circuits and Systems Design. 2003. — P. 283−288.
- Kock D., Teich J. Platform-independent Methodology for Partial Reconfiguration: Proceedings of International Conference on Computing Frontiers. 2004. — P. 398−403.
- Doraidraj N., Shiflet E., Goosman M. Plan Ahead Software as a Platform for Partial Reconfiguration // XCell Journal. 2005. — Fourth Quarter. — P. 68−71.
- FPGA Run-Time Reconfiguration: Two Approaches // Altera WP-1 055, v.1.0: Whitepaper. 2008. — P.2−6.
- Spartan-3 Generation Configuration User Guide // Xilinx UG332, v. 1.3: User Guide. -2007.-P. 261−274.
- Virtex-II Pro and> Yirtex-II Pro-X FPGA User Guide // Xilinx UG012, v.4.2: User Guide. 2007. — P. 319−367.
- Virtex-E 1.8V Field Programmable Gate Arrays // Xilinx DS022−2, v.2.8: Datasheet. -2006.-P. 12−19.
- Virtex4 Configuration Guide // Xilinx UG071, v. 1.9: User Guide. 2007. — P. 79−98.
- Virtex5 FPGA Configuration User Guide // Xilinx UG191, v.2.7: User Guide. 2008. -P. 94−126.
- OPB HWICAP Product Specification // Xilinx XAPP290, v. 1.3: Application Note. -2004.-P. 68−73.
- Li Z., Hauck S. Configuration Compression for Virtex FPGAs // Proceedings of IEEE Symposium on Field-Programmable Custom Computing Machines. 2001. — P. 147 159.
- Hauck S., Li Z., Schwabe E. Configuration compression for Xilinx 6200 FPGA // IEEE Transactions on CAD on Integrated Circuits and Systems. 1999. — № 18. — Vol.8. -P. 1237−1248.
- Dandalis N., Prasanna V. Configuration Compression for FPGA-based Embedded Systems: Proceedings of ACM/SIGDA International Symposium on Field-Programmable Gate Arrays.-2001.-P. 187−195.
- Khu A. Xilinx FPGA Configuration Data Compression and Decompression // Xilinx WP152: Whitepaper. -2001. Edition 1.0. — P. 1−3.
- Storer J., Syzmanski T. Data compression via textual substitution. // Journal of the ACM. 1982. — № 4. — Vol. 29.- P. 928−951.
- Pan J., Mitra Т., Wong W. Configuration Bitstream Compression for Dynamically Reconfigurable FPGAs: Proceedings of International Conference on Computer Aided Design. 2004. — P. 766−733.
- Kennedy I. Exploiting Redundancy to Speedup Reconfiguration of an FPGA: Proceedings of International Conference on Field-Programmable Logic and Applications. -2003.-P. 262−271.
- Шеннон К. Предсказание и энтропия печатного английского текста: пер. с англ. / Работы по теории информации и кибернетике. М.: ИЛ, 1963. — С. 669−686.
- WinRAR Benefits. URL: http://rarlab.com/rararchiver.htm (дата обращения: 10 января 2009).
- Игорь Павлов. Справка 7-Zip. Общая информация. URL: http://7-zip.org.ua/ru/help/content.html (дата обращения: 10 января 2009).
- Булат Зиганшин. FreeArc. Дата обновления: 2009. URL: http://www.freearc.org/ru/Default.aspx (дата обращения: 9 января 2009).
- Илья Муравьев. BALZ. URL: http://balz:sourceforge.net/ (дата обращения: 9 января 2009).
- Matt Mahoney. Large Text Compression Benchmark. URL: http://cs.fit.edu/~mmahoney/compression/text.html (дата обращения: 9 января*2009).
- Методы сжатия данных. Устройство архиваторов, сжатие изображений и видео / Ватолин Д., Ратушняк А., Смирнов М. и др. М.: ДИАЛОГ-МИФИ, 2002. -384 с.
- Improved Hierarchical Bit-vector Compression in Document Retrieval Systems: Proceedings of ACM Conference on Research and Development in Information Retrieval / Choueka Y., Fraenkel A., Klein S. et al., 1986. — P. 88−96.
- Шалтырев В.А., Шалтырев К. А., Шагурин И. И. Динамическая реконфигурация ПЛИС с использованием сжатых битовых потоков // Известия ВУЗов. Электроника- 2009. — № 2 (76). — С. 43−50.