Исходные данные для проектирования

В предлагаемом курсовом проекте необходимо разработать процессор и организацию его взаимодействия с запоминающими и внешними устройствами. Предполагается разработка процессора для вычислительного устройства, представленного на рис. 1.

Рисунок 1. Структурная схема вычислительного устройства: ОЗУ — оперативное запоминающее устройство; Рг — блок регистров и логических схем; АЛУ — арифметико-логическое устройство (устройство управления АЛУ не показано); УУ — устройство управления; БС — блок согласования разрядности шин; ША — шина адреса; ШД — шина данных; ШС — шина состояния; ШУ — шина управления; ВУ — внешние устройства.

Необходимо реализовать следующий набор операций:

• 1) арифметические операции:
  • * сложение;
  • * вычитание;
  • * умножение;
  • * деление;
• 2) логические операции:
  • * дизъюнкция;
  • * конъюнкция;
  • * сложение по модулю два;
  • * условный переход по значению >0;
  • * условный переход по значению <0;
  • * условный переход по значению =0;
  • * условный переход по переполнению;
  • * безусловный переход;
  • * вызов подпрограммы;
  • * возврат из подпрограммы;
• 3) операции с запоминающим устройством:
  • * запись в запоминающее устройство;
  • * чтение из запоминающего устройства;
• 4) операции со стеком:
  • * запись;
  • * чтение;
  • * сложение со стеком;
  • * вычитание из стека;
• 5) операции с внешними устройствами:
  • * запись во внешнее устройство;
  • * чтение из внешнего устройства;
• 6) системные операции:
  • * останов;
  • * разрешение прерывания;
  • * запрещение прерывания;
  • * возврат из прерывания;
  • * загрузка регистра базы;
  • * загрузка указателя стека.

При этом используются следующие форматы команд:

RR — «регистр — регистр»;

RS — «регистр — ячейка оперативной памяти»;

AR — «аккумулятор — регистр»;

AS — «аккумулятор — ячейка оперативной памяти»;

RI — «регистр — непосредственный операнд»;

SI — «ячейка оперативной памяти — непосредственный операнд».

Формирование исполнительного адреса операнда должно быть организовано следующими способами (типами) адресации (ТА):

• * непосредственной (прямой) адресации (П);
• * косвенной адресации (К);
• * относительной адресации (О).

Устройство управления предполагается разрабатывать в виде трех видов организаций:

• * с жесткой логикой (ЖЛ);
• * с программируемой последовательной логикой (микропрограммные автоматы с хранимой программой) (ППЛ);
• * с программируемой параллельной логикой (автоматы на программируемых логических матрицах, программируемых матрицах логических элементов (ПЛИС).

В качестве примера исходных данных при проектировании процессора воспользуемся данными, соответствующими варианту 1 (приложение).