Описание структурной схемы

Структурная схема устройства ввода релейных и аналоговых сигналов, приведена в графической части курсового проекта. Устройство содержит: микропроцессор, ПЗУ для хранения команд, ОЗУ для накопления и хранения информации, устройства ввода релейных и аналоговых сигналов, интерфейс RS232, и устройства вывода информации на дисплей.

МП система имеет 16 аналоговых входов, которые по средствам мультиплексора перебираются и подаются на АЦП, где формируется сигнал готовности и преобразованные сигналы выставляется на шину данных. Эти данные сохраняются в ОЗУ для дальнейшей обработки. У МП системы имеется 4 входа релейных сигналов, которые формируют прерывание и сохраняются в память. Результаты обработки данных выставляются на дисплее. Система имеет связь с внешними ЭВМ по средствам интерфейса RS-232. Для задания и изменения режима работы системы присутствует клавиатура.

Карта адресного пространства

Процессорный блок обеспечивает преобразование полученной информации, управление режимами работы периферийных устройств, инициализацию всего устройства после подачи питания. Микропроцессор 8086 имеет 16-и разрядную шину данных и 20-и разрядную шину адреса, что позволяет адресовать до 1 М байт памяти. Для сокращения числа выводов 16 разрядов адреса и данных объединены в мультиплексированную шину адресов/данных. В первой части каждого машинного цикла выводы AD0-AD15 используются для вывода младших 16 разрядов шины адреса, а во второй — служат выводами двунаправленной шины данных. Для фиксации адреса имеется вывод строба адреса ALE.

Для данного МП существует два адресных пространства — адресное пространство памяти и адресное пространство периферийных устройств. Эти пространства не перекрываются, т. к. при обращении к памяти и периферийным устройствам используются различные сигналы — MEMR, MEMW, IORD, IOWR соответственно, поэтому могут рассматриваться независимо. Сигналы MEMR, MEMW, IORD, IOWR формируются из сигналов микропроцессора M/I0, RD и WR.

Адрес, с которым оперирует процессор и который содержится в одном из регистров общего назначения или регистров указателей называется эффективным адресом или смещением. Адрес, который выводится на шину адреса для обращения к реальной ячейке памяти, называется физическим адресом и имеет разрядность 20 бит, что позволяет адресовать до 1 Мбайт. Физический адрес выводимый на шину адреса при обращении к памяти, образуется сложением эффективного адреса и содержимого сегментного регистра, называемого сегментным адресом, умноженным на 16, т. е. сдвинутым на четыре разряда влево.

Рис. 5 Схема образования физического адреса.

После сброса процессор начинает выполнение программы с адреса FFFF0, т. е. в сегментный регистр кода CS заносится FFFF, а в указатель команд IP значение 0000. Таким образом, стартовое ПЗУ расположено на старших адресах памяти.

Таблица1 Таблица2.

Адресное пространство памяти Адресное пространство УВВ.