Последовательный многоразрядный сумматор
Недостатком последовательного сумматора является то, что выполнение операции сложения растягивается на множество тактов, которое тем больше, чем больше разрядность чисел. Значительно меньшее время выполнения операции имеет параллельный сумматор. В этом устройстве операция сложения производится одновременно во всех разрядах чисел Л и В, поступающих в параллельном коде. Для этого схему составляют… Читать ещё >
Последовательный многоразрядный сумматор (реферат, курсовая, диплом, контрольная)
Используя одноразрядный сумматор, можно построить суммирующее устройство для сложения многоразрядных двоичных чисел. Различают многоразрядные последовательные и параллельные сумматоры.
Последовательный сумматор состоит из одноразрядного сумматора, на входы которого из сдвигающих регистров, хранящих слагаемые Л и В, подаются по тактам разряд за разрядом коды этих чисел, начиная с младшего разряда (рис. 3.24). Если время элемента задержки равно одному такту (например, использован D-триггер), то сигнал переноса от предыдущего разряда, сформированный в предыдущем такте, поступит на нижний вход сумматора только в следующем такте, когда на входы anb будут поданы значения следующего разряда слагаемых. В результате на выходе s разряд за разрядом будет формироваться двоичное число, равное сумме чисел Л и В, которое будет восприниматься сдвигающим регистром суммы.
Рис. 3−24. Последовательный многоразрядный сумматор.
Параллельные сумматоры
Недостатком последовательного сумматора является то, что выполнение операции сложения растягивается на множество тактов, которое тем больше, чем больше разрядность чисел. Значительно меньшее время выполнения операции имеет параллельный сумматор. В этом устройстве операция сложения производится одновременно во всех разрядах чисел Л и В, поступающих в параллельном коде. Для этого схему составляют из п одноразрядных сумматоров, соединяя выход переноса г-го разряда со входом переноса соседнего (г + 1)-го разряда (рис. 3.25). Такой сумматор называют сумматором с последовательным переносом. После того как сформируется результат на выходах всех одноразрядных сумматоров, он запоминается в параллельном регистре.
Для того чтобы на выходах одноразрядных сумматоров сформировался результат, необходимо, чтобы на входах присутствовали все три сигнала — cij, bj и pr Но сигнал переноса из разряда в разряд формируется предыдущими одноразрядными сумматорами, причем каждый последующий сумматор вынужден «ждать», пока не сформируется результат во всех предыдущих. В крайнем случае возможна ситуация, когда сигнал переноса будет последовательно передаваться через всю цепочку от самого младшего разряда до самого старшего, например, при сложении чисел А = 11… 11 и В = 00…01. Поэтому время формирования результата в наихудшем случае включает в себя временные задержки, вносимые всеми одноразрядными сумматорами.
Рис. 3.25. Параллельный сумматор с последовательным переносом.
Исключить длительность распространения переноса позволяет сумматор с параллельным переносом. Идея заключается в том, чтобы сигналы переноса для всех разрядов формировались чисто логически на основе слагаемых А и В. Рассмотрим, как это можно сделать.
Сигнал переноса в 1-й разряд рх =а0Ь0. Сигнал переноса во второй разряд можно определить по формуле (3.1):
Как видно, сигнал переноса р2 может быть получен по значениям предыдущих разрядов чисел Л и В без сигнала переноса/?, формируемого сумматором. Подставляя в формулу (3.1) выражение для сигнала переноса р2, можно получить логическое выражение для сигнала переноса третьего разряда, в котором также будут значения только предыдущих разрядов чисел Л и В, и т. д. Таким образом, сигналы переноса для любого разряда могут быть сформированы чисто логическим путем по значениям слагаемых. Значит, нет необходимости ожидать, пока будут сформированы сигналы переноса одноразрядными сумматорами. Очевидно, однако, и другое. Чем больше разрядность чисел, тем выше сложность булевых функций сигналов переноса, особенно для самого старшего разряда. Поэтому сумматоры с параллельным переносом делают для чисел небольшой разрядности — не более восьми.
Структура сумматора с параллельным переносом приведена на рис. 3.26. Сигналы переноса формируются специальными логическими схемами ускоренного переноса CR (англ, салу — перенос), вычисляющими соответствующие булевы функции.
Для чисел большой разрядности применяют сумматоры с групповым переносом (рис. 3.27). Схема такого сумматора разбивается на / групп разрядности т: например, четыре группы по восемь разрядов для сложения 32-разрядных чисел. (Обозначение т эквивалентно изображению группы из т проводников и используется для указания разрядности цифровых устройств и линий связи между ними.) Каждая группа представляет собой параллельный сумматор, подобный изображенному на рис. 3.26. Па вход рвх поступает сигнал переноса от старшего разряда предыдущей группы к младшему разряду последующей группы. Этот сигнал формируется блоком переноса, анализирующим т разрядов слагаемых А п В «своей» группы, «не дожидаясь», когда в ней произойдет сложение всех разрядов. Блоки переноса (БП) разных групп включены последовательно и образуют тракт передачи переноса.
Рис. 3.26. Сумматор с параллельным переносом.
Рис. 3.27. Групповой сумматор с цепным переносом.
Эта структура сумматора с групповым переносом аналогична структуре сумматора с последовательным переносом, где вместо одноразрядных сумматоров включаются групповые. Такая структура получила название группового сумматора с цепным переносом.
Кроме структуры группового сумматора с цепным переносом возможна с труктура с параллельными межгрупповыми переносами. Структура этого сумматора аналогична структуре сумматора с параллельным переносом, в котором роль одноразрядных сумматоров играют группы. Аппаратная сложность сумматоров с параллельными межгрупповыми переносами выше, чем сложность предыдущего варианта, но при больших разрядностях они дают преимущества по быстродействию.